柔軟性、適応性、パフォーマンスのためにデジタル信号処理を革新
AI テンソルで強化された DSP ブロックにより、柔軟性を維持しつつ高いパフォーマンスを実現することで、現在の DSP のニーズを満たし、将来的な AI の課題にシームレスに適応します。
柔軟性、適応性、パフォーマンス
開発者は、現在および将来的なパフォーマンスとパワーのニーズを満たしつつ、今日の AI 革命において競争するためのソリューションを選択するという課題に直面しています。AI テンソルで強化された DSP ブロックは、可変精度のサポートにより、さまざまなデータタイプ間を簡単に切り替えるために必要な柔軟性を提供します。その精度のおかげで、開発者はハードウェアを大幅に変更することなく、FPGA をさまざまなアプリケーションの要件に適応させることができます。各 DSP ブロックに含まれる AI テンソルが、パフォーマンスに優れた低消費電力の FPGA デバイスにおける AI ワークロードを扱える処理能力を提供します。
DSP ブロック搭載インテル® FPGA が生み出すソリューション
AI
従来の FPGA DSP ブロックに 画期的な AI テンソルを追加することで、スケーラブルでリソースと電力効率の高い FPGA デバイスでの高性能なベクトル演算およびマトリクス演算による AI アプリケーションのサポートが可能になります。
産業機器
ロボット工学、マシンビジョン、スマート・エネルギー・ソリューションなどの産業 DSP プリケーションや、インダストリー 4.0 の取り組みには、カスタマイズ可能で柔軟なシステムが必要です。これらのアプリケーションは、AI テンソルを搭載した各 DSP における単精度、半精度、および 16 ビットの複雑な演算により、適切にサポートされます。
ワイヤレス通信
AI テンソル搭載の各 DSP ブロックに内蔵された可変精度で得られる柔軟性により、このテクノロジーは、それぞれ異なる周波数帯、帯域幅、規格、デザイン検討事項を持つ今日の幅広いワイヤレス通信ソリューションをサポートするのに理想的です。
軍事
防衛機器アプリケーションは、AI テンソル搭載の可変精度 DSP による混合精度の固定および浮動小数点のサポートから大きなメリットが得られます。開発者はパフォーマンスを高める精度を得つつ、リソースを制御し、消費電力を削減できます。
スタートガイド
インテル® FPGA
可変精度の DSP ブロックを備えたさまざまなインテル® FPGA の詳細をご覧ください。
手順 1
インテル® Quartus® Prime 開発ソフトウェアをダウンロードします。オプションの DSP Builder アドオンは、開発ソフトウェアをダウンロードすることで利用できます。
手順 2
ビデオおよびビジョン処理、エラー検出と修正、フィルター、浮動小数点、変調と復調、変換など、さまざまなインテル® FPGA IP を参照します。
手順 3 (オプション)
DSP Builder for インテル® FPGA を追加し、ライセンス・サポートの情報を入手し、MathWorks ソフトウェア製品の 30 日間評価版を入手します。
よくある質問
可変精度 DSP ブロックは、コンピューティング・リソースのバランスを正確に取る、電力効率と面積効率に優れたハード化された IP ブロックです。各 DSP ブロックは、独立して構成することも、高スループット処理に合わせてカスケード接続することもできます。
例えば、同じハードウェア上で単精度浮動小数点演算や 2 倍の半精度演算をサポートできます。全部で、同じハードウェアで 6xINT9、2xINT16、1xCINT16、2xINT18x19、1xINT24、1xINT27、2xBfloat16、2xFP16、2xTFP32、または 1xFP32 の演算をサポートします。
テンソルは、データの多次元配列を表すために使用される数学的なオブジェクトです。テンソルは、スカラー (0 次元)、ベクトル (1 次元)、行列 (2 次元) を高次元の配列に一般化します。インテル® FPGA では、単一 DSP ブロックごとに 3 つのテンソルが提供され、それぞれがクロック当たり最大 40 の INT8 演算をサポートします。
AI テンソルを搭載したインテルの DSP には、DSP ブロック内にテンソルが含まれています。DSP ブロック内のロジック・ファブリックの横でテンソルアレイを同じ場所に配置すると、データ転送の必要性やボトルネックが軽減され、配置配線プロセスの課題が軽減されます。