広い待機幅と低消費電力の外部メモリー・インターフェイスにより、データセントリック・イノベーションを促進
最大 1TB/秒という帯域幅の速度を備えた、最新、最先端で電力効率の高いメモリー・ソリューションを搭載した初の FPGA ファミリーにより、ハイエンドおよびミッドレンジ・アプリケーションで、息をのむようなパフォーマンスを実現します1。
広大なメモリー帯域幅と電力効率
最新のハイエンドおよびミッドレンジ・アプリケーションには、データとメモリーの需要が高まったことで、電力効率が高く、ハイパフォーマンスなソリューションが求められています。データ・トラフィックの急増により、以前のメモリー帯域幅では追いつかなくなっており、ボトルネックが発生しています。この問題に対処するには、並外れたメモリー帯域幅と電力効率を実現する、次世代 FGPA が必要不可欠です。Intel Agilex® FPGA は、最大 1TB/秒の速度を達成できる DDR5、LPDDR5、HBM2e により、この変革に対応し、データセントリック・イノベーションを促進します。
広大なメモリー帯域幅のためのソリューション
Intel Agilex® 7 FPGA M シリーズが、負荷の高いメモリー帯域幅のアプリケーションに提供するソリューションをご覧ください。
外部メモリー・インターフェイスを備えたインテル® FPGA の生み出すソリューション
メモリーのボトルネックを克服
Intel Agilex® 7 FPGA M シリーズは、高いファブリック密度、パッケージ内包の HBM2e、およびさまざまな業界における高いメモリー帯域幅のアプリケーション向けの DDR5 インターフェイスを備えています。
メモリー帯域幅とコンピューティング負荷の課題に対処する
Intel Agilex® 7 FPGA M シリーズは、パッケージ内の HBM メモリーとハード化されたメモリー・ネットワーク・オン・チップにより、高メモリー帯域幅アプリケーションに対応します。
Intel Agilex® 5 FPGA と SoC FPGA に含まれるメモリーのイノベーション
FPGA は、オンチップ・メモリー、高速トランシーバー、および DSP、SDRAM コントローラー、マルチコア・プロセッサーなどの専用 IP ブロックを統合しています。スケーラブルな統合メモリー・コントローラーは、DDR4、DDR5、LPDDR4、LPDDR5 SDRAM をサポートします。
外部メモリー・インターフェイスのパフォーマンスの推定と比較
外部メモリー・インターフェイス・スペック・エスティメーター (パラメトリック・ツール) を使用すると、インテル® FPGA でサポートされる外部メモリー・インターフェイスの性能の検索と比較ができます。
よくある質問
- Intel Agilex® 7 デバイスでサポートされている HBM2e 規格は、インテル® Stratix® 10 の JESD235A と比較して、最新の JEDEC JESD235C 規格に準拠しています。
- Intel Agilex® 7 FPGA M シリーズはスタック当たり 410GB/s の最大帯域幅を実現し、インテル® Stratix® 10 デバイスはスタック当たり 256GB/s を実現します。
- Intel Agilex® 7 FPGA M シリーズ HBM2e スタックには 4 ～ 8 層が含まれており、各層のダイ容量は 2GB で、最大密度はスタック当たり 16GB になります。
- インテル® Stratix® 10 デバイスにも 4 ～ 8 層が含まれており、各層のダイ容量は 1GB で、スタック当たりの最大密度は 8GB になります。
免責事項
Intel Agilex® 7 FPGA M シリーズの理論上の最大帯域幅 1.099Tbps (データとして ECC 使用の HBM2e 2 バンクと 8 つの DDR5 DIMM) を Xilinx Versal HBM メモリー帯域幅 1.056Tbps (2021年10月14日時点) と Achronix Speedster 7t メモリー帯域幅 0.5Tbps (2021年10月14日時点) との比較として。