シフトレジスター要素をインテル® FPGAs に効率的にマッピングする方法

ダウンロード

Intel® FPGA Quick Videos

649123
2017-02-22
Public

詳細

このビデオでは、VHDL RTL コードを使用して、シフトレジスターまたは SRL エレメントを Arria 10 または Stratix V レジスター、MLAB、またはブロック RAM に効果的にマッピングする方法を紹介します。