統合 FFT インテル® FPGA IPの実装

詳細

このビデオでは、16ビットの入力および出力幅の統一FFTインテル® FPGA IPで、可変サイズFFT操作を実装する方法を紹介します。このビデオの目的は、インテル Stratix® 10 FPGA最新の統合 FFT インテル FPGA IPを素早く開始できるようにすることです。また、このビデオでは、プルーニング機能を使用して、16ビット入出力のFFT演算で機能シミュレーションを実行する方法についても説明します。このビデオでは、わかりやすく説明しやすく、ユーザーの理解を促進するために、IP コンフィグレーション、Modelsim* シミュレーション、および結果分析について説明します