VHDL の基本

詳細

このオンラインコースでは、VHDL言語の概要とロジック設計での使用について説明します。 コースを終了すると、VHDLモデルの基本部分とそれぞれの使用方法を理解できます。 また、合成環境とシミュレーション環境の両方で使用される基本的なVHDL構造についても理解できます。 また、プログラマブルロジックデバイスハードウェアに合成できる完全なロジック構造を構築することもできます。 最後に、モデル全体を接続して階層設計を作成するために必要な理解を得ることができます。