RTL および早期タイミング解析に関する SDC の紹介

ダウンロード

Intel® FPGA Quick Videos Intel® FPGA Development Tools Support

761776
2022-12-01
Public

詳細

タイミング解析は FPGA デザインサイクルにおける重要な側面であり、正確な制約付きデザインでタイミング要件を確実に満たすことができます。SDC-on-RTL 機能は、インテル Quartus Prime Pro ソフトウェアの一部として利用でき、RTL デザインで定義された階層ピンに直接制約を適用できます。このビデオでは、SDC-on-RTL の基本と、それを新しいデザインに含めるメリットについて説明します。