インテル® Arria® 10 FPGA – SoC 開発ボードのリファレンス・デザインをベースとしたマルチコア Nios® II プロセッサー

この短い要約では、リファレンス・デザインの目的とアーキテクチャーについて、いくつかの詳細を提供します Qsys を使用して、4 つのプロセッサーを含むマルチプロセッサー・システムを構築します。各プロセッサーはサブシステム内にあり、パイプライン・ブリッジで調整された、個別のメモリーマップを持つ 4 つのサブシステムを持つ階層を作成します。
マルチプロセッサー・システムには、パフォーマンスが向上するという利点がありますが、ほとんどの場合、ハードウェアとソフトウェアの両方でシステムの複雑性が大幅に増加します。複数のプロセッサを使用して、リアルタイムの組み込みアプリケーションでさまざまなプロセッサでさまざまなタスクと機能を実行するというアイデアが人気を集めています。インテルFPGAs は、Qsys ツールを使用してハードウェアを簡単に変更および調整し、最適なシステム性能を提供できるため、エンベデッド・マルチプロセッサー・システムの開発に最適なプラットフォームを提供します。FPGAsの小型化により、1チップ上に多くのNios IIプロセッサーを搭載したシステム設計が可能になります。さらに、Qsysのような強力な統合ツールにより、さまざまなシステム構成を非常に迅速に設計、構築、評価することができます。Qsys は階層デザインを可能にし、デザインをディスクリート・サブシステムに区分することによりシステムの複雑さを軽減します。各サブシステムはユーザー定義インターフェイスをエクスポートし、サブシステム階層をリンクします。

Quartus® Prime ソフトウェア GUI (バージョン 14.1 以降) でデザイン・テンプレートを準備する

注: デザイン例をダウンロードした後、デザイン・テンプレートを準備する必要があります。ダウンロードしたファイルは <project>.par ファイルの形式で、これにはデザインファイルの圧縮バージョン (.qar ファイルに似ています) とプロジェクトを説明するメタデータが含まれています。この情報の組み合わせが <project>.par ファイルを構成します。リリース 16.0 以降では、<project>.par ファイルをダブルクリックするだけで、Quartus® がそのプロジェクトを起動します。

プロジェクト テンプレートを起動する 2 番目の方法は、新規プロジェクト ウィザード (File -> New Project ウィザード) を使用することです。最初のパネルでプロジェクト名とフォルダーを入力すると、2番目のパネルで空のプロジェクトまたはプロジェクトテンプレートを指定するように求められます。プロジェクト テンプレートを選択します。以前にロードしたデザイン・テンプレート・プロジェクトのリストと、各種開発キットのピン配列と設定を含む各種の「ベースライン・ピンアウト設計」が表示されます。リストにデザインテンプレートが表示されない場合は、以下の丸で囲んだデザインテンプレートのインストールを示すリンクをクリックしてください。

ダウンロードした <project>.par ファイルを参照し、[次へ]、[完了] の順にクリックすると、デザイン・テンプレートがインストールされ、Quartus のプロジェクト・ナビゲーター・ペインに表示されます。

注: デザインがデザイン・テンプレートとしてデザインストアに保存されている場合、Quartus® ソフトウェアの記載バージョンに対して事前に回帰テストが行われています。回帰により、設計テンプレートが Quartus 設計フローの解析 / 合成 / フィット / アセンブリのステップに確実に合格します。

Quartus® Prime ソフトウェアのコマンドラインでデザイン・テンプレートを準備する

コマンド ラインで、次のコマンドを入力します。

quartus_sh --platform_install -package <project directory>/<project>.par

プロセスが完了したら、次のように入力します。

quartus_sh --platform -name <プロジェクト>

メモ：

* ACDS バージョン: 17.0.0 標準