インテル® MAX® 10 FPGA – Nios® II プロセッサー・オンダイ温度センサーのデザイン例

インテル® MAX® 10 FPGA – Nios® II プロセッサー・オンダイ温度センサーのデザイン例

714905
4/3/2018

概要

このデザイン例では、Nios® II プロセッサーと Qsys インターコネクトを使用して、インテル® MAX® 10 FPGA 評価キットのオンダイ温度センサーの読み取り方法を示します。また、シンプルなパラレル I/O 読み取り / 書き込みインターフェイスも示します。

デザインの詳細

デバイスファミリー

インテル® MAX® 10 FPGA

Quartus エディション

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション

Quartus バージョン

17.1

IP コア (24)
IP コア IP コアカテゴリー
Avalon ALTPLL ClocksPLLsResets
IRQ Mapper QsysInterconnect
JTAG UART ConfigurationProgramming
PIO (Parallel I/O) Other
MM Interconnect QsysInterconnect
Avalon-ST Adapter QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Memory-Mapped Router QsysInterconnect
Altera Modular ADC core ADC
Altera Modular ADC Control core ADC
Altera Modular ADC Sample Storage core ADC
Altera Modular ADC Sequencer core ADC
Nios II Gen2 Processor NiosII
Nios II Gen2 Processor Unit NiosII
On-Chip Memory (RAM or ROM) OnChipMemory
Interval Timer Peripherals
Reset Controller QsysInterconnect

詳細

Quartus® Prime ソフトウェア GUI (バージョン 14.1 以降) でデザイン・テンプレートを準備する


: デザイン例をダウンロードした後、デザイン・テンプレートを準備する必要があります。ダウンロードしたファイルは <project>.par ファイルの形式で、これにはデザインファイルの圧縮バージョン (.qar ファイルに似ています) とプロジェクトを説明するメタデータが含まれています。この情報の組み合わせが <project>.par ファイルを構成します。リリース 16.0 以降では、<project>.par ファイルをダブルクリックするだけで、Quartus® がそのプロジェクトを起動します。


プロジェクト テンプレートを起動する 2 番目の方法は、新規プロジェクト ウィザード (File -> New Project ウィザード) を使用することです。最初のパネルでプロジェクト名とフォルダーを入力すると、2番目のパネルで空のプロジェクトまたはプロジェクトテンプレートを指定するように求められます。プロジェクト テンプレートを選択します。以前にロードしたデザイン・テンプレート・プロジェクトのリストと、各種開発キットのピン配列と設定を含む各種の「ベースライン・ピンアウト設計」が表示されます。リストにデザインテンプレートが表示されない場合は、以下の丸で囲んだデザインテンプレートのインストールを示すリンクをクリックしてください。



ダウンロードした <project>.par ファイルを参照し、[次へ]、[完了] の順にクリックすると、デザイン・テンプレートがインストールされ、Quartus のプロジェクト・ナビゲーター・ペインに表示されます。


注: デザインがデザイン・テンプレートとしてデザインストアに保存されている場合、Quartus® ソフトウェアの記載バージョンに対して事前に回帰テストが行われています。回帰により、設計テンプレートが Quartus 設計フローの解析 / 合成 / フィット / アセンブリのステップに確実に合格します。



Quartus® Prime ソフトウェアのコマンドラインでデザイン・テンプレートを準備する


コマンド ラインで、次のコマンドを入力します。

quartus_sh --platform_install -package <project directory>/<project>.par


プロセスが完了したら、次のように入力します。

quartus_sh --platform -name <プロジェクト>


デザインの詳細

デバイスファミリー

インテル® MAX® 10 FPGA

Quartus エディション

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション

Quartus バージョン

17.1