インテル® MAX® 10 FPGA – Nios® II プロセッサーデザイン例でのユーザー・フラッシュメモリー (UFM) の活用

インテル® MAX® 10 FPGA – Nios® II プロセッサーデザイン例でのユーザー・フラッシュメモリー (UFM) の活用

715151
4/10/2018

概要

このデザイン例では、内部フラッシュメモリーの一部の読み取り、書き込み、消去の方法を示します。付属のサンプルプログラムは、これら 3 つの操作の実行方法を示し、フラッシュメモリーを変更するための簡単なユーザー・インターフェイスを提供します。

デザインの詳細

デバイスファミリー

インテル® MAX® 10 FPGA

Quartus エディション

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション

Quartus バージョン

17.1

IP コア (0)

詳細

Quartus® Prime ソフトウェア GUI (バージョン 14.1 以降) でデザイン・テンプレートを準備する


: デザイン例をダウンロードした後、デザイン・テンプレートを準備する必要があります。ダウンロードしたファイルは <project>.par ファイルの形式で、これにはデザインファイルの圧縮バージョン (.qar ファイルに似ています) とプロジェクトを説明するメタデータが含まれています。この情報の組み合わせが <project>.par ファイルを構成します。リリース 16.0 以降では、<project>.par ファイルをダブルクリックするだけで、Quartus® がそのプロジェクトを起動します。


プロジェクト テンプレートを起動する 2 番目の方法は、新規プロジェクト ウィザード (File -> New Project ウィザード) を使用することです。最初のパネルでプロジェクト名とフォルダーを入力すると、2番目のパネルで空のプロジェクトまたはプロジェクトテンプレートを指定するように求められます。プロジェクト テンプレートを選択します。以前にロードしたデザイン・テンプレート・プロジェクトのリストと、各種開発キットのピン配列と設定を含む各種の「ベースライン・ピンアウト設計」が表示されます。リストにデザインテンプレートが表示されない場合は、以下の丸で囲んだデザインテンプレートのインストールを示すリンクをクリックしてください。



ダウンロードした <project>.par ファイルを参照し、[次へ]、[完了] の順にクリックすると、デザイン・テンプレートがインストールされ、Quartus のプロジェクト・ナビゲーター・ペインに表示されます。


注: デザインがデザイン・テンプレートとしてデザインストアに保存されている場合、Quartus® ソフトウェアの記載バージョンに対して事前に回帰テストが行われています。回帰により、設計テンプレートが Quartus 設計フローの解析 / 合成 / フィット / アセンブリのステップに確実に合格します。



Quartus® Prime ソフトウェアのコマンドラインでデザイン・テンプレートを準備する


コマンド ラインで、次のコマンドを入力します。

quartus_sh --platform_install -package <project directory>/<project>.par


プロセスが完了したら、次のように入力します。

quartus_sh --platform -name <プロジェクト>



メモ:

* ACDS バージョン: 17.1std.1 標準


デザインの詳細

デバイスファミリー

インテル® MAX® 10 FPGA

Quartus エディション

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション

Quartus バージョン

17.1