インテルのみ表示可能 — GUID: dlg1491782096387
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: dlg1491782096387
Ixiasoft
2.2.4.2. 例 2: FPGAでHPS SDRAMにデータを直接書き込む
この例では、HPSのMPUはFPGA内を起源とするデータへのアクセスを必要とします。データの書き込み後にMPUがコヒーレンシーをもってデータにアクセスするためには、転送が開始する前にソフトウェアでキャッシュラインをフラッシュまたは無効化し、書き込み後にSDRAMに最新のデータが含まれるようにする必要があります。キャッシュ操作を実行しないと、1つまたは複数のキャッシュラインが最終的にエビクションされ、FPGAマスターによって書き込まれたデータが上書きされる可能性があります。
図 4. FPGAによるHPS FPGA-to-SDRAMポートへのデータ書き込み略語については、Overview of HPS Memory-Mapped Interfacesの図を参照ください。
例1のような、FPGAがFPGA-to-SDRAMポートからデータを読み出す場合と同様に、HPS SDRAMへの書き込みスループットは、2つの128ビットFPGA-to-SDRAMポートを使用し、それぞれのポートに少なくともFPGAの1つのマスターを接続することにより最大化することができます。