インテルのみ表示可能 — GUID: zse1527120013408
Ixiasoft
1. 概要
| 更新対象: |
|---|
| この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
インテル® Arria® 10 SoC FPGAデバイスは、Early I/O Releaseをサポートします。この機能は、FPGAのコンフィグレーション・シーケンスを2つの部分に分割します。最初の部分では、FPGA I/O、共有I/Oをコンフィグレーションし、HPS外部メモリー・インターフェイス (EMIF) を有効にします (存在する場合)。シーケンスの2番目の部分では、FPGAファブリックをコンフィグレーションします。
コンフィグレーション・シーケンスを分割すると、FPGAファブリックをコンフィグレーションする前にHPSで共有I/OおよびEMIFにアクセスできるようになります。これにより、より高速なブート時間または代替のブートソースを必要とするデザインで柔軟性が高まります。
インテル® Arria® 10 SoC FPGAのデザインでEarly I/O Releaseを有効にすることはオプションであり、ピンと使用上の制約がいくつか追加されます。このドキュメントでは、Early I/O Releaseの機能を有効にしてデバッグを行う手順および使用上の制約を提供します。