インテルのみ表示可能 — GUID: tke1551901787382
Ixiasoft
インテルのみ表示可能 — GUID: tke1551901787382
Ixiasoft
1.15. 可変精度DSP
インテル® Agilex™ FPGAのDSPブロックのベースになっている可変精度DSPアーキテクチャーは、インテルの前世代のデバイスで使用されているものです。その特徴は、ハード固定小数点と、IEEE-754準拠の浮動小数点機能です。これには、単精度 (32ビット演算) FP32浮動小数点モードが含まれます。 インテル® Agilex™ FPGAの新機能として、半精度 (16ビット演算) FP16浮動小数点モードおよびBFLOAT16浮動小数点形式をサポートしています。前世代のFPGAと比較して、9x9乗算器の数も増えており、18x19乗算器1つごとに2つの9x9乗算器があります。
DSPブロックをコンフィグレーションして、信号処理をサポートすることができます。その精度範囲は、9x9から54x54までです。パイプライン・レジスターが追加されたことによって、DSPブロックの最大動作周波数が上がり、消費電力が減ります。さらに、乗算器に対する入力のダイナミック・スイッチングが使用可能です。これには、scanin および chainout 機能を使用します。
各DSPブロックは、コンパイル時に個別にコンフィグレーションして、クワッド9x9、デュアル18x19、またはシングル27x27の積和演算とすることができます。64ビットの専用カスケードバスを使用すると、複数の可変精度DSPブロックをカスケード接続して、さらに高精度のDSP機能を効率的に実装できます。
浮動小数点モードでは、各DSPブロックにより、単精度または半精度の浮動小数点 (FP16およびBFLOAT16を含む) の乗算器と加算器が提供されます。浮動小数点の加算、乗算、マルチ加算、マルチ累算がサポートされています。
次の表では、異なる精度に対応する方法を示しています。1つのDSPブロック内の場合と、複数のブロックを利用する場合があります。
乗算器サイズ | DSPブロックリソース | 予想される使用法 |
---|---|---|
9x9ビット | 可変精度DSPブロックの1/4 | 低精度固定小数点 |
18x19ビット | 可変精度DSPブロックの1/2 | 中精度固定小数点 |
27x27ビット | 可変精度DSPブロック1個 | 高精度固定小数点 |
19x36ビット | 可変精密DSPブロック1個 (外部加算器付き) | 固定小数点FFT |
36x36ビット | 可変精密DSPブロック2個 (外部加算器付き) | 超高精度固定小数点 |
54x54ビット | 可変精密DSPブロック4個 (外部加算器付き) | 倍精度固定小数点 |
半精度浮動小数点 | 可変精度DSPブロック1個 (FP16乗算器2個用の加算器と累算器を含む) | 半精度浮動小数点 |
半精度浮動小数点 | 可変精度DSPブロック1個 (アキュムレーターを備えたFP32乗算器1個を含む) | 半精度浮動小数点 |