インテル® Agilex™ 7 FPGA & SoCデバイスの概要

ID 683458
日付 1/10/2023
Public
ドキュメント目次
1. インテル® Agilex™ 7 FPGA & SoCの概要 2. インテル® Agilex™ 7 FPGA & SoCファミリープラン 3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー 4. インテル® Agilex™ 7 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. インテル® Agilex™ 7 FPGA & SoCにおける内部エンベデッド・メモリー 6. インテル® Agilex™ 7 FPGA & SoCにおける可変精度DSP 7. インテル® Agilex™ 7 FPGA & SoCにおけるコア・クロック・ネットワーク 8. インテル® Agilex™ 7 FPGA & SoCにおける汎用I/O 9. インテル® Agilex™ 7 FPGA & SoCにおけるI/O PLL 10. インテル® Agilex™ 7 FPGA & SoCにおける外部メモリー・インターフェイス 11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム 12. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3D SiPトランシーバー 13. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー 14. インテル® Agilex™ 7 FPGA & SoC FシリーズおよびIシリーズにおける高性能暗号ブロック 15. PCIe* を使用した インテル® Agilex™ 7 FPGA & SoC向けプロトコル経由コンフィグレーション 16. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. インテル® Agilex™ 7 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・セキュリティー 19. インテル® Agilex™ 7 FPGA & SoCにおけるSEUエラー検出および訂正 20. インテル® Agilex™ 7 FPGA & SoCの消費電力管理 21. インテル® Agilex™ 7 FPGA & SoC向けの インテル® のソフトウェアおよびツール 22. インテル® Agilex™ 7 FPGA & SoCデバイスの概要の改訂履歴

1.15. 可変精度DSP

インテル® Agilex™ FPGAのDSPブロックのベースになっている可変精度DSPアーキテクチャーは、インテルの前世代のデバイスで使用されているものです。その特徴は、ハード固定小数点と、IEEE-754準拠の浮動小数点機能です。これには、単精度 (32ビット演算) FP32浮動小数点モードが含まれます。 インテル® Agilex™ FPGAの新機能として、半精度 (16ビット演算) FP16浮動小数点モードおよびBFLOAT16浮動小数点形式をサポートしています。前世代のFPGAと比較して、9x9乗算器の数も増えており、18x19乗算器1つごとに2つの9x9乗算器があります。

DSPブロックをコンフィグレーションして、信号処理をサポートすることができます。その精度範囲は、9x9から54x54までです。パイプライン・レジスターが追加されたことによって、DSPブロックの最大動作周波数が上がり、消費電力が減ります。さらに、乗算器に対する入力のダイナミック・スイッチングが使用可能です。これには、scanin および chainout 機能を使用します。

図 9. 低精度固定小数点モード
図 10. 標準精度固定小数点モード
図 11. 高精度固定小数点モード
図 12. 半精度浮動小数点演算16ビット
図 13. 単精度浮動小数点演算32ビット

各DSPブロックは、コンパイル時に個別にコンフィグレーションして、クワッド9x9、デュアル18x19、またはシングル27x27の積和演算とすることができます。64ビットの専用カスケードバスを使用すると、複数の可変精度DSPブロックをカスケード接続して、さらに高精度のDSP機能を効率的に実装できます。

浮動小数点モードでは、各DSPブロックにより、単精度または半精度の浮動小数点 (FP16およびBFLOAT16を含む) の乗算器と加算器が提供されます。浮動小数点の加算、乗算、マルチ加算、マルチ累算がサポートされています。

次の表では、異なる精度に対応する方法を示しています。1つのDSPブロック内の場合と、複数のブロックを利用する場合があります。

表 22.  可変精度DSPブロックのコンフィグレーション
乗算器サイズ DSPブロックリソース 予想される使用法
9x9ビット 可変精度DSPブロックの1/4 低精度固定小数点
18x19ビット 可変精度DSPブロックの1/2 中精度固定小数点
27x27ビット 可変精度DSPブロック1個 高精度固定小数点
19x36ビット 可変精密DSPブロック1個 (外部加算器付き) 固定小数点FFT
36x36ビット 可変精密DSPブロック2個 (外部加算器付き) 超高精度固定小数点
54x54ビット 可変精密DSPブロック4個 (外部加算器付き) 倍精度固定小数点
半精度浮動小数点 可変精度DSPブロック1個 (FP16乗算器2個用の加算器と累算器を含む) 半精度浮動小数点
半精度浮動小数点 可変精度DSPブロック1個 (アキュムレーターを備えたFP32乗算器1個を含む) 半精度浮動小数点