| 更新対象: |
|---|
| インテル® Quartus® Prime デザインスイート 23.3 |
| IPバージョン 22.0.0 |
| この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
このドキュメントの対象は、次のとおりです。
| リファレンス | 説明 |
|---|---|
| 1G/2.5G/5G/10G Multirate Ethernet PHY Intel® FPGA IP Release Notes | 特定のリリースにおける1G/2.5G/5G/10G Multirate Ethernet PHY Intel® FPGA IPに加えられた変更を一覧表示します。 |
| Intel Agilex® 7デバイス・データシート | Intel Agilex® 7デバイスの電気的特性、スイッチング特性、コンフィグレーション仕様、およびタイミングについて説明します。 |
| F-Tile Low Latency Ethernet 10G MAC Intel® FPGA IP User Guide | FタイルLow Latency Ethernet 10G MAC Intel® FPGA IPについて説明します。 |
| FタイルEthernet Intel® FPGA Hard IPユーザーガイド | FタイルEthernet Intel® FPGA Hard IPについて説明します。 |
| 頭字語 | 拡張 |
|---|---|
| AIB | アドバンスト・インターフェイス・バス |
| ALM | アダプティブ・ロジック・エレメント |
| CSR | コントロールおよびステータスレジスター |
| EMIB | Intel Embedded Silicon Bridgeテクノロジー |
| FPGA | Field Programmable Gate Array |
| LAB | ロジック・アレイ・ブロック |
| LUT | ルックアップ・テーブル |
| MAC | Media Access Control |
| MLAB | Memory Logic Array Block |
| PCS | フィジカル・コーディング・サブレイヤー |
| PFC | 優先度ベースのフロー・コントロール |
| PHY | 物理層 |
| PLL | フェーズ・ロック・ループ (PLL) |
| PMA | フィジカル・メディア・アタッチメント |
| PTP | 高精度時刻プロトコル |