DQSPI - Serial Peripheral Interface Master/Slave with single, dual and quad SPI Bus support
このオファーについて
The DQSPI is a revolutionary quad SPI designed to offer the fastest available operations for any serial SPI memory. It is flexible enough to interface directly with numerous standard product peripherals from several manufacturers. Moreover, IP Core supports all 8, 16, 32 bit processors available on the market. The DQSPI is a fully configurable SPI master/slave device, which allows user to configure polarity and phase of serial clock signal SCK. It lets the microcontroller to communicate with fast serial SPI memories and serial peripheral devices. Moreover, it's capable of interprocessor communications in a multi-master system.
技術仕様
- カテゴリー:
- ソフトウェアと IP コア: FPGA 知的財産コア: プロセッサーと周辺機器: 周辺機器
- エンドカスタマーのタイプ:
-
エンタープライズ
リソース
インテルのテクノロジーを含む
Stratix® II FPGA
インテル® Cyclone® 10 FPGA
Cyclone® II FPGA
Cyclone® V FPGA & SoC FPGA
Cyclone® IV FPGA
インテル® Arria® 10 FPGA & SoC FPGA
Cyclone® III FPGA
Stratix® III FPGA
Stratix® V FPGA
Stratix® IV FPGA
Stratix® FPGAs
Cyclone® FPGAs
インテル® Arria® FPGA
インテル® Stratix® 10 FPGA & SoC FPGA
Arria® II FPGA
インテル® MAX® 10 FPGA
Arria® V FPGA & SoC FPGA
DIGITAL CORE DESIGN
技術的な問題の発生により、フォームを送信することができませんでした。しばらくしてから再度実行してください。ご不便をおかけすることをお詫び申し上げます。
DIGITAL CORE DESIGN
reCAPTCHA により、現在のやり取りがボットと同様のものであると特定されました。ページを再読み込みするか、しばらくしてから再実行してください。
Digital Core Design is a leading Intellectual Property (IP) Core provider and System-on-Chip (SoC) design house. The company was founded in 1999 and thanks to in-depth specialization and innovative approach we have introduced more than 70 different architectures. Among them you can find e.g. World’s Fastest 8051 CPU, World’s Smallest 8051 CPU, silicon proven and royalty-free 32-bit CPU, Automotive LIN, CAN, CAN-FD, CAN-XL controllers
Dqspi - Serial Peripheral Interface Master/slave With Single, Dual And Quad Spi Bus Support
次に情報リクエストが送信されました。 DIGITAL CORE DESIGN