FPGA インフラストラクチャー・プロセシング・ユニット (IPU)
IPU は、Altera FPGA およびインテル® Xeon® D とプロセッサーをベースとした高度なインフラストラクチャー・アクセラレーション・プラットフォームです。
FPGA インフラストラクチャー・プロセシング・ユニット (IPU)
IPU がクラウド・インフラストラクチャーのワークロードを高速化
Altera IPU は、強力なインテル® Xeon® D プロセッサーと、ハイパフォーマンスで緊密に結合された Altera FPGA を組み合わせたネットワーキング・デバイスです。これらの IPU は、SmartNIC の製品ラインの進化版であり、FPGA を搭載し、柔軟なハードウェアとソフトウェアのプログラマビリティーにより、インフラストラクチャーのワークロードを安全に高速化および管理するように設計されています。Altera は IPU 開発プラットフォームを提供しており、Altera のパートナーは、購入可能な生産準備の完了したソリューションを提供しています。
「クラシック」エンタープライズ・データセンターと IPU データセンター
クラシック・エンタープライズ・データセンター・アプローチとは異なり、IPU は、ホスト・プロセッサーからネットワーキングおよびストレージスタック全体をオフロードするように設計されており、演算負荷の高いクラウド・インフラストラクチャーのワークロードを高速化しながら、ハードウェアに内蔵された追加のセキュリティー層を提供します。FPGA IPU は通常、ネットワーク仮想化、ストレージ仮想化、セキュリティーの分離および信頼のルートの提供などのインフラストラクチャー機能を高速化します。
製品
Altera FPGA IPU プラットフォームは、人工知能 (AI)、Open vSwitch (OVS)、NVMe over Fabrics (NVMeoF)、RDMA over Converged Ethernet v2 (RoCEv2) そしてセキュリティ (TLS、TCP、RoT) などのワークロードを対象としています。
IPU プラットフォーム F2000X-PL
• 2 x 100 GbE 接続
・Agilex™ 7 FPGA F シリーズ
• インテル® Xeon® D-1736 SoC
• PCIe 4.0 x 16
IPU プラットフォーム C5000X-PL
• 2 x 25 GbE 接続
• Stratix® 10 DX FPGA
・インテル® Xeon® D プロセッサー
• PCIe 4.0 x 8
ソリューション概要: IPU がマイクロサービス・ベースのアプリケーションのネットワーク・レイテンシーを改善
プラットフォーム・セレクター・ガイド
| 機能 | IPU プラットフォーム F2000X-PL | IPU プラットフォーム C5000X-PL |
|---|---|---|
| プラットフォーム | ||
| ターゲット市場 | CSP 向け IPU | CSP 向け IPU |
| タイプ | Altera FPGA IPU | Altera FPGA IPU |
| FPGA リソース | ||
| FPGA | Agilex™ 7 FPGA F シリーズ | Stratix® 10 DX |
| ロジックエレメント数 | 2,300総務 | 1,325総務 |
| オンチップメモリー | 222Mb | 114Mb |
| DSP ブロック | 3,200 | 5,184 |
| プロセッサー | ||
| タイプ | 8 コア搭載したインテル® Xeon® D プロセッサー |
インテル® Xeon® D-1612 プロセッサー |
| メモリー | ||
| DDR4 | 16GB FPGA、16GB SoC |
20GB FPGA |
| SRAM | - | - |
| HBM | - | - |
| フラッシュ | 2Gb |
1.25Gb |
| インターフェイス / モジュール | ||
| PCI Express | 4.0 x 16 | 3.0 x 8、4.0x 8 (オプション) |
| QSFP インターフェイス | 最大 2x100 GbE 設定の QSFP x2 | - |
| ネットワーク・インターフェイス | 2x 100 Gbps |
2x 25 Gbps |
| インテル® MAX® 10 FPGA ベースボード管理コントローラー (BMC) | MAX® 10 BMC のオプション | MAX® 10 BMC のオプション |
| 物理仕様、温度、消費電力 | ||
| フォームファクター | フルハイト、¾ レングス、シングルスロット オプション: フルハイト、ハーフレングス、デュアルスロット |
フルハイト、ハーフレング |
| 幅 | シングル / デュアルスロット |
シングルスロット |
| 最大消費電力 (TDP) | 150W |
36W (FPGA) + 22/30W (インテル® Xeon® D プロセッサー 4C / 8C) |
| 対応ツール | ||
| オープン FPGA スタック (OFS) | ○ | ☓ |
| インテル® Quartus® Prime 開発ソフトウェア | ○ | ○ |
| データプレーン開発キット（DPDK） | ○ | ○ |
| インフラストラクチャー・プログラマー開発キット (IPDK) | ○ | ☓ |
| ストレージ・パフォーマンス・デベロップメント・キット (SPDK) | ○ | ○ |
| P4 プログラマブル | ○ | ☓ |
| 購入情報 | ||
| お問い合わせ | Napatech IPU アダプター F2070X | Inventec IPU アダプター C5020X |
| Silicom IPU アダプター C5010X | ||
よくある質問 (FAQ)
よくある質問
Altera は、リファレンス・プラットフォームのハードウェアとソフトウェアを提供およびサポートし、パートナーはこれらのプラットフォームを製品化し、ソリューションのサポートを提供します。パートナーから本番環境に対応したソリューションを購入できます。
SmartNIC とは異なり、IPU にはインテル® Xeon® D プロセッサー・コンプレックスが搭載されており、これにより、ネットワークおよびストレージスタック全体をホスト・プロセッサーから IPU にオフロードすることが可能になります。また、サービス・プロバイダーは、ホストからコントロールプレーンとデータプレーンの両方を IPU にオフロードすることで、IPU によってハードウェアで強化されたセキュリティーと制御の追加のレイヤーを獲得できます。
パートナー・オファリング
インテル® パートナー・ショーケースで、FPGA ボード・ソリューション向けの Altera ベースのパートナー製品をご覧ください。