記事 ID: 000080795 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/05/04

EMIF/PHY Lite/LVDS インターフェイスの I/O バンクに隣接して 10 個インテル® Stratix® 個のFPGAパーティションを配置し、エクスポートして別のプロジェクトで再利用できないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 18.0 以前の問題により、あるプロジェクト (またはデベロッパー・プロジェクト) で EMIF/PHY Lite/LVDS インターフェイスに隣接する行クロック領域にパーティションが配置され、QDB_FILE_PARTITION割り当てを使用して別のプロジェクト (またはコンシューマー・プロジェクト) に再利用された場合、 次の内部エラーが表示されます。

    内部エラー: サブシステム: LAB、ファイル: /quartus/legality/lab/lab_nd_config_creator_module.cpp、行: 1006

    • 図の緑色のボックスはクロックセクターを定義しています。1
    • 行クロック領域は、セクター幅が半クロック、高さが 1 LAB 行で、図 の赤い点線のボックスで表されます。1
      • コンシューマー プロジェクトで、再利用されたパーティションがこの領域に配置されている場合、上記の内部エラーが表示されることがあります。

    解決方法

    この問題を回避するには、デベロッパー・プロジェクトのロジックロック領域を使用して、EMIF/PHY Lite/LVDS インターフェイスに隣接する行クロック領域にパーティションが配置されないようにします。

    • デベロッパー・プロジェクトでは、ロジックロック領域の制約を使用して、エクスポートするパーティションの配置を、EMIF/PHY Lite/LVDS インターフェイスまたは I/O バンクから離れたハーフクロックセクターに制限します (黄色で強調表示された領域の外側を制約)。最終段階でパーティションをコンパイルしてエクスポートします。
    • コンシューマー プロジェクトでは、エクスポートされたパーティションが再利用されると、開発者プロジェクトで定義された配置が維持されます。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの将来のバージョンで修正される予定です。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。