インテル® FPGA の SPICE モデル
SPICE キットでは、インテル® FPGA を利用するさまざまな構成でシステムレベルのシミュレーションを実行できるようになります。SPICE キットは、多様なプロセス、電圧、温度 (PVT) にわたる I/O 機能をサポートするモデル提供します。各 SPICE キットには次の情報が含まれます。
- 暗号化されたトランジスターとロジックセル・ライブラリー・モデル
- シングルエンドおよび差動 I/O 向けの暗号化された I/O バッファー回路モデル
- シングルエンドおよび差動のサンプル SPICE デッキ
- モデルの仕様方法を説明するユーザーガイド
表 1 は、このページのダウンロード可能なデバイスモデルで使用されるファイル・リビジョン番号規則について説明しています。
表 1.デバイスモデルのファイル・リビジョン番号規則 |
|
|---|---|
ファイル・リビジョン番号 |
詳細 |
0.x 開発中のシリコンとファイル |
このモデルは「Preliminary」(準備中) とされ、物理デバイスの動作との相関がまだ取れていません。 |
2.x 実際のシリコン測定値との相関が取れているファイル |
このモデルは「Correlated」(相関関係構築済み) とされ、物理デバイスの動作との相関が取れています。 |
3.x 完成した製品、追加の変更の可能性は低い |
このモデルは「Final」(最終版) とされ、物理デバイスの動作との相関が取れています。モデルに対する変更は予定されません。 |
表 2a.汎用 I/O と LVDS ピンのデバイスモデル |
|||||
|---|---|---|---|---|---|
デバイスファミリー |
パーツナンバーのプリフィクス |
デバイスモデル・タイプ |
デバイスモデル |
モデルリビジョン |
モデル最終更新 |
| インテル® Arria® 10 | EP10A | I/O Synopsys HSPICE | LVDS I/O - arria10_gpio_model_v3p0.zip | 3.0 | 2017年10月 |
| 3V I/O - arria10_gpio_3vio_model_v3p0.zip | 3.0 | 2017年10月 | |||
| Arria® V GX/GT | 5AGX |
I/O Synopsys HSPICE | arria5_Prelim_gpio_model_v0p3.zip | 0.3 | 2013年5月 |
| Arria® II GZ デバイス | EP2AGZ | I/O Synopsys HSPICE | gpio_model.zip | 3.0 | 2010年12月 |
| Arria® II GX デバイス | EP2AGX | I/O Synopsys HSPICE | arria2gx_gpio_model.zip | 3.0 | 2009年12月 |
| インテル® Cyclone® 10 GX | 10CX | I/O Synopsys HSPICE | LVDS I/O - cyclone10gx_gpio_model_v3p0.zip | 3.0 | 2017年10月 |
| 3V I/O - cyclone10gx_gpio_3vio_model_v3p0.zip | 3.0 | 2017年10月 | |||
| インテル® Cyclone® 10 LP | 10CL | I/O Synopsys HSPICE | cyclone10lp_gpio_model.zip | 3.0 | 2017年10月 |
| Cyclone® V | 5C | I/O Synopsys HSPICE | cyclone5_gpio_model_v2p0.zip | 2.0 | 2015年8月 |
| Cyclone® IV | EP4CGX | I/O Synopsys HSPICE | cyclone4_gpio_model_v1p0.zip | 1.0 | 2010年10月 |
| Cyclone® III | EP3C | I/O Synopsys HSPICE | cyclone3_gpio_model.zip | 1.0 | 2008年3月 |
| Cyclone® II | EP2C | I/O Synopsys HSPICE | cyclone2_gpio_model.zip | 3.0 | 2006年1月 |
| Cyclone® | EP1C | I/O Synopsys HSPICE | cyclone_gpio_model.zip | 1.1 | 2003年4月 |
| インテル® MAX® 10 | 10M | I/O Synopsys HSPICE | max10_gpio_model_v3p0.zip | 3.0 | 2017年11月 |
| ADC HSPICE | max10adc_spicemodel.zip | 3.0 | 2017年11月 | ||
| MAX® V | 5M | I/O Synopsys HSPICE | max5_gpio_model.zip | 1.0 | 2010年12月 |
| MAX® II | EPM | I/O Synopsys HSPICE | max2_gpio_model.zip | 2.0 | 2004年12月 |
| インテル® Stratix® 10 | GX、SX、MX および TX | I/O Synopsys HSPICE | LVDS IO - stratix10-gpio-model-v3p0.zip | 3.0 | 2019年3月 |
| 3V IO - stratix10-gpio-3vio-encrypted-hspice-model-v3p0.zip | 3.0 | 2019年3月 | |||
| Stratix® V | 5S | I/O Synopsys HSPICE | _model_v1p0.zip | 1.0 | 2013年4月 |
| Stratix® IV | EP4S | I/O Synopsys HSPICE | stratix4_gpio_model.zip | 1.0 | 2009年12月 |
| Stratix® III | EP3S | I/O Synopsys HSPICE | stratix3_gpio_model.zip | 1.0 | 2008年4月 |
| Stratix® II GX | EP2SGX | I/O Synopsys HSPICE | stratix2gx_gpio_model.zip | 1.0 | 2006年8月 |
| Stratix® II | EP2S | I/O Synopsys HSPICE | stratix2_gpio_model.zip | 4.0 | 2005年12月 |
| Stratix® GX | EP1SGX | I/O Synopsys HSPICE | stratix_gpio_model.zip (Stratix GX FPGA は Stratix FPGA と同じ HSPICE モデル) |
1.2 | 2003年1月 |
| Stratix® | EP1S | I/O Synopsys HSPICE | stratix_gpio_model.zip | 1.2 | 2003年1月 |
表 2b.トランシーバー・ピンのデバイスモデル |
|||||
|---|---|---|---|---|---|
デバイスファミリー |
パーツナンバーのプリフィクス |
デバイスモデル・タイプ |
デバイスモデル |
モデルリビジョン |
モデル最終更新 |
| インテル® Stratix® 10 (L タイル) | 10SL | トランシーバー IBIS-AMI | インテル営業担当者にお問い合わせください。 | 1.8 | 2016年11月 |
| インテル® Arria® 10 GX/GT | 10AX |
トランシーバー IBIS-AMI | インテル営業担当者にお問い合わせください。 | 2.0 | 2016年10月 |
| トランシーバー Synopsys HSPICE | インテル営業担当者にお問い合わせください。 | 1.0 | 2015年2月 | ||
| Arria® V GX/SX/GT/ST | 5AGX |
トランシーバー Synopsys HSPICE | arria5gxgtsxst_hssi_hspice_models_v1p0.zip | 1.0 | 2014年5月 |
| Arria® V GX/GT | 5AGX |
トランシーバー IBIS-AMI | arria5gxgt_Preliminary_hssi_ibis_ami_models_v0p2.zip | 0.2 | 2013年12月 |
| Arria® V GZ デバイス | 5AGZ | トランシーバー Synopsys HSPICE |
arria5gz_hssi_hspice_models_v1p0.zip | 1.0 | 2012年9月 |
| トランシーバー IBIS-AMI | arria5gz_hssi_ibis_ami_models_v1p0.zip | 1.0 | 2012年9月 | ||
| Arria® II GX デバイス | EP2AGX | トランシーバー Synopsys HSPICE | arria2gx_hssi_hspice_models_v1p0.zip | 1.0 | 2011年1月 |
| トランシーバー IBIS-AMI | arria2gx_hssi_ibis_ami_models_v0p6.zip | 0.6 | 2011年5月 | ||
| Arria® GX FPGA | EP1AGX | トランシーバー Synopsys HSPICE | arriagx_hssi_hspice_models_kit_v2p0.zip | 2 | 2008年4月 |
| Cyclone® IV GX デバイス | EP4CGX |
トランシーバー Synopsys HSPICE | cyclone4gx_hssi_hspice_model_v1p0.zip | 1.0 | 2014年5月 |
| Cyclone® V GX/SX/GT/ST | 5CGX |
トランシーバー Synopsys HSPICE | cyclone5gxsxgtst-hssi-hspice-model-v1p1.zip | 1.1 | 2017年7月 |
| Cyclone® V GX/GT | 5CGX |
トランシーバー IBIS-AMI | cyclone5gxgt_hssi_ibis_ami_models_v1p3.zip | 1.3 | 2015年1月 |
| インテル® Cyclone® 10 GX | 10CX | トランシーバー IBIS-AMI | インテル営業担当者にお問い合わせください。 | 1.0 | 2017年10月 |
| Stratix® V GX/GS | 5SGX 5SGS |
トランシーバー Synopsys HSPICE | stratix5gx_hssi_hspice_models_v1p0.zip | 1.0 | 2014年5月 |
| トランシーバー IBIS-AMI | stratix5gx_hssi_ibis_ami_models_v2p71.zip | 2.7.1 | 2015年2月 | ||
| Stratix® V GT | 5SGT | トランシーバー Synopsys HSPICE |
s5gt_hssi_hspice_model_v0p1.zip | 0.1 | 2013年7月 |
| トランシーバー IBIS-AMI | stratix5gt_hssi_ibis_ami_models_v0p2.zip | 0.2 | 2013年7月 | ||
| Stratix® IV GT | EP4SGT | トランシーバー Synopsys HSPICE | stratix4gt_hssi_hspice_models_kit_v1p0.zip | 1.0 | 2009年12月 |
| トランシーバー IBIS-AMI | stratix4gt_hssi_ibis_ami_models_v0p5 | 0.5 | 2013年7月 | ||
| Stratix® IV GX | EP4SGX | トランシーバー Mentor Hyperlynx | stratix4gx_hssi_eldo_model_v1p0.zip | 1.0 | 2010年1月 |
| トランシーバー Synopsys HSPICE | stratix4gx_hssi_hspice_models_kit_v1p0.zip | 1.0 | 2009年12月 | ||
| トランシーバー Agilent ADS | stratix4gx_hssi_ads_models_kit_v1p0.zip | 1.0 | 2009年12月 | ||
| トランシーバー IBIS-AMI | stratix4gx_hssi_ibis_ami_models_v0p6.zip | 0.6 | 2013年7月 | ||
| Stratix® II GX | EP2SGX | トランシーバー Mentor Hyperlynx | s2gx_mgc_kit_a1_5_for_HL77_and_HL80.zip | 1.5 | 2010年10月 |
| トランシーバー Agilent ADS | stratix_ii_gx_ver1p01_user.zip | 1.01 | 2008年7月 | ||
| トランシーバー Cadence Allegro PCB SI | Cadence_SIIGX_Kit_0p3.zip | 1.0 | 2008年1月 | ||
| トランシーバー Synopsys HSPICE | stratix2gx_hssi_hspice_models_kit_v0p2.zip | 0.2 | 2007年3月 | ||
| Stratix® GX | EP1SGX | トランシーバー | インテル営業担当者にお問い合わせください。 | - | |