パッシブ・シリアル・コンフィグレーション

パッシブ・シリアル (PS) コンフィグレーションは、インテル® FPGA ダウンロード・ケーブル、インテル® FPGA コンフィグレーション・デバイス、またはマイクロプロセッサーなどのインテリジェント・ホストを使用して実行できます。PS コンフィグレーションの間、データは、コンフィグレーション・デバイス、フラッシュメモリーやその他のストレージデバイスから、DATA 0 ピン上のインテル® FPGA デバイスに転送されます。このコンフィグレーション・データは、DCLK の立ち上げのエッジ上の FPGA にラッチされています。コンフィグレーション・データは、1 クロックサイクルごとに 1 ビットずつ転送されます。

詳細については、コンフィグレーション・ハンドブック内の、関連するインテル® FPGA デバイスのコンフィグレーションに関する章を参照してください。

コンフィグレーション方法

• プロセッサーを外部ホストとして使用
• MAX® シリーズ CPLD を外部ホストとして使用

エンベデッド・ソリューション

• MicroBlaster™ ソフトウェア・ドライバー
  
• PS インターフェイスを介した FPGA のコンフィグレーションに使用するポータブル・ソフトウェア・ドライバー
• ByteBlaster™ II または ByteBlasterMV™ ダウンロード・ケーブルを使用して PC 上で動作
• エンベデッド・システムまたは他のプラットフォームへの移行に利用できるソースコード
• MicroBlaster エンベデッド・バージョン
• ColdFire 開発ボード上の MicroBlaster コンフィグレーションの実装に関するホワイトペーパーを参照してください
• エンベデッドまたは他のプラットフォームへの移行に利用できるソースコード

ユーザーガイド

• パラレル・フラッシュ・ローダー・インテル® FPGA IP・ユーザーガイド
• JTAG インターフェイスを通じて CFI フラッシュメモリー・デバイスをプログラムする方法と、フラッシュメモリー・デバイスから FPGA へのコンフィグレーションを制御するロジック

リファレンス・デザイン

• フラッシュメモリーを使用したMAX® シリーズのコンフィグレーション・コントローラーのホワイトペーパー
  
• コンフィグレーション・コントローラーとして MAX® または MAX® II デバイスを使用して、フラッシュメモリーからインテル® FPGA をコンフィグレーション
• Verilog および VHDL のソースコード