インテル® Quartus® Prime ソフトウェア・スクリプティング・サポート

コマンドラインおよびツールコマンド言語 (TCL) スクリプト・デザイン・フローの包括的なスクリプティング・サポートに関する情報をご覧ください。

概要

インテル® Quartus® Prime ソフトウェアには、コマンドラインおよびツールコマンド言語 (Tcl) スクリプト・デザイン・フローの包括的なスクリプティング・サポートが含まれています。ソフトウェアのデザインフローの各ステージ（例えば、合成、フィッティングおよびタイミング解析）に対する独立した実行コマンドには、共通する設定の作成や共通タスクの実行に対するオプションがあります。

インテル® Quartus® Prime 開発ソフトウェア

ソフトウェア・エディション トピック 詳細 リソース
プロ コマンドライン・スクリプト デザインフローに簡単に統合できるFPGA・デザイン・ソフトウェアは、時間を節約し、生産性を向上させます。

インテル® Quartus® Prime プロ・エディション・ユーザーガイド: スクリプティング
デザイン例
 すぐに使用可能なデザイン例が付属したインテル® FPGA 製品で、デザインを開始できます。

FPGA Design Store、インテル® Quartus® Prime Pro Edition
トレーニング このクラスでは、コマンドラインの実行ファイルと、スクリプトとメイクファイルでの使用方法について説明します。また、例も紹介します。

コマンドライン・スクリプト
このクラスでは、コマンドラインの実行ファイルと、スクリプトとメイクファイルでの使用方法について説明します。また、例も紹介します。

Tcl の概要
このコースでは、インテル® Quartus® Prime ソフトウェアの Tcl スクリプト機能について説明します。

インテル® Quartus® Prime ソフトウェア Tcl スクリプト
スタンダード Tcl スクリプト
 Tcl スクリプトを使用して、インテル® Quartus® Prime ソフトウェアの制御や、デザインのコンパイルや共通タスクのスクリプティングなどの幅広い機能を実行できます。

インテル® Quartus® Prime スタンダード・エディション・ユーザーガイド: スクリプティング
デザイン例
 すぐに使用可能なデザイン例が付属したインテル® FPGA 製品で、デザインを開始できます。

FPGA Design Store、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
トレーニング このクラスでは、コマンドラインの実行ファイルと、スクリプトとメイクファイルでの使用方法について説明します。また、例も紹介します。

Tcl の概要
このコースでは、インテル® Quartus® Prime ソフトウェアの Tcl スクリプト機能について説明します。

インテル® Quartus® Prime ソフトウェア Tcl スクリプト
すべてを表示 表示件数を減らす

Quartus® II

Tcl のアプリケーション・プログラム・インターフェイス（API）には、基本機能から拡張機能までをカバーするコマンドが含まれています。

Quartus®® II スクリプティング・リファレンス・マニュアル (PDF) は、すべてのコマンドライン・オプションおよび Tcl コマンドを網羅する、完全なリファレンスを提供しています。Quartus®® II 設定ファイル・リファレンス・マニュアル (PDF) では、すべての QSF 設定を一覧にして説明しています。

次のいずれかのタスクに Tcl API を使用します。

  • プロジェクトの作成と管理
  • アサインメントの作成
  • デザインのコンパイル
  • レポートデータの抽出
  • タイミング解析の実行

例えば、以下の Tcl スクリプトは、<qdesigns> ディレクトリーの fir_filter チュートリアル・デザインに、デザインファイルを使用します。このスクリプトは、プロジェクトを作成し、ピンを作り、クロックおよびタイミング・アサインメントを作成して、デザインをコンパイルします。
load_package flow
project_new fir_filter -revision filtref -overwrite
set_global_assignment -name FAMILY Cyclone
set_global_assignment -name DEVICE EP1C6F256C6
set_global_assignment -name BDF_FILE filtref.bdf
set_global_assignment -name TOP_LEVEL_ENTITY filtref
# ここで、他のピン割り当てを行うことができます
set_location_assignment -to clk Pin_G1
create_base_clock -fmax "100 MHz" -target clk clocka
create_relative_clock -base_clock clocka -divide 2 \

-offset "500 ps" -target clkx2 clockb

set_multicycle_assignment -from clk -to clkx2 2
execute_flow -compile
project_close
コマンドラインおよび Tcl API ヘルプ・ユーティリティを使用して、Tcl API コマンド、説明、使用例のリストを得ることができます。コマンドプロンプトに以下を入力して、ユーティリティーを実行します。
quartus_sh --qhelp

インテル® FPGA は、ユーザーが学び、変更して、自分自身のデザインの中で使用できる、Tcl デザイン例を提供します。