インテル® Agilex™ 7 FPGA・インターフェイス・プロトコルのデザイン過程

インタラクティブな FPGA インターフェイス・デザイン・ジャーニーでは、ユーザー・ロジック・アプリケーションをボード上のコンポーネント (メモリー、フラッシュデバイス、イーサネット、ホストサーバー、FPGA インターフェイス (PCIe または CXL)、I2C、SPI、UART、 USBなど、およびビデオ、ワイヤレス、有線通信インターフェイス。FPGA・インターフェイス・デザインは、ユーザー・ロジック・アプリケーションとボードの詳細との間の抽象化レイヤーを提供し、移植性、デザインの再利用、およびハイレベルなデザインフローを実現します。以下のインターフェイスを選択し、左側のナビゲーションで目的の設計ステップを選択して、利用可能なリソースを見つけます。

Back to Design Hub

Design with IO Design with GPIO and LVDS IO Design with PHY Lite IP Discover Transceiver Tiles Select Transceiver Tile Design with Transceiver Tiles Design with E-Tile Design with F-Tile Design with P-Tile Design with R-Tile
Please select the desired journey step from the flowchart to the left to view the applicable assets.