インテルのみ表示可能 — GUID: uob1486763646552
Ixiasoft
3.5.6.2.1. readdatavalid または writeresponsevalid を使用している場合の minimumResponseLatency のタイミング図
readdatavalid または writeresponsevalid を使用しているインターフェイスの場合、デフォルトの 1 サイクルの minimumResponseLatency では、 Avalon® -MM ホストでタイミングを収束することが困難になる場合があります。
以下のタイミング図は、minimumResponseLatency が 1 サイクルまたは 2 サイクルの場合の動作を示しています。これらのタイミング図で示されているとおり、実際の応答のレイテンシーは、最小許容値よりも大きくなる場合があることに注意してください。
図 17. minimumResponseLatency が 1 サイクルに等しい場合
図 18. minimumResponseLatency が 2 サイクルに等しい場合
互換性
minimumResponseLatency が同じインターフェイスでは、適応なしで相互運用が可能です。ホストの minimumResponseLatency がエージェントよりも大きい場合は、パイプライン・レジスターを使用してその差を補正します。パイプライン・レジスターにより、エージェントからの readdata が遅延します。エージェントの minimumResponseLatency がホストよりも大きい場合、それらのインターフェイスは適応なしで相互運用可能です。