インテルのみ表示可能 — GUID: mcn1440763386836
Ixiasoft
1. インテル® Stratix 10® のクロッキングおよびPLLの概要
2. インテル® Stratix 10® のクロッキングおよびPLLのアーキテクチャーと機能
3. インテル® Stratix 10® のクロッキングおよびPLLデザイン検討事項
4. インテル® Stratix 10® のクロッキングおよびPLL実装ガイド
5. Stratix® 10 クロック制御 IP コアのリファレンス
6. Intel® FPGA IOPLL IP コアの参考資料
7. Intel® FPGA IOPLL Reconfig IP コアのリファレンス
A. インテル® Stratix 10® のクロッキングおよびPLLユーザーガイド改訂履歴
インテルのみ表示可能 — GUID: mcn1440763386836
Ixiasoft
A. インテル® Stratix 10® のクロッキングおよびPLLユーザーガイド改訂履歴
日付 | バージョン | 変更内容 |
---|---|---|
2017年12月 | 2017.12.07 |
|
2017年5月 | 2017.05.26 |
|
2016年10月 | 2016.10.31 | 初版。 |