インテル® Stratix®10 デバイスのロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール・ユーザーガイド

ダウンロード PDF
ID 683699
日付 11/06/2017
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Stratix 10® デバイスの LAB および ALM の概要 2. HyperFlex レジスター 3. インテル® Stratix 10® デバイスの LAB および ALM のアーキテクチャーと機能 4. インテル® Stratix 10® デバイスの LAB および ALM ユーザーガイドの改訂履歴
3. インテル® Stratix 10® デバイスの LAB および ALM のアーキテクチャーと機能 x
3.1. LAB 3.2. ALM
3.1. LAB x
3.1.1. MLAB 3.1.2. ローカル・インターコネクトおよびダイレクトリンク・インターコネクト 3.1.3. キャリーチェーンのインターコネクト 3.1.4. LAB コントロール信号
3.1.4. LAB コントロール信号 x
3.1.4.1. ロジック・コントロールのクリアー
3.2. ALM x
3.2.1. ALM リソース 3.2.2. ALM 出力 3.2.3. ALM 動作モード
3.2.3. ALM 動作モード x
3.2.3.1. ノーマルモード 3.2.3.2. 拡張 LUT モード 3.2.3.3. 演算モード
3.2.3.3. 演算モード x
3.2.3.3.1. キャリーチェーン
1. インテル® Stratix 10® デバイスの LAB および ALM の概要
2. HyperFlex レジスター
3. インテル® Stratix 10® デバイスの LAB および ALM のアーキテクチャーと機能
4. インテル® Stratix 10® デバイスの LAB および ALM ユーザーガイドの改訂履歴

3. インテル® Stratix 10® デバイスの LAB および ALM のアーキテクチャーと機能

以下の項では、 インテル® Stratix 10® デバイスの LAB およびALMについて解説します。

レベル 2 の表題