インテルのみ表示可能 — GUID: bhc1411109345264
Ixiasoft
1.1. 概要
1.2. システムレベルのデバッグ・インフラストラクチャー
1.3. 仮想JTAG インターフェイスの概要
1.4. ランタイム通信
1.5. 仮想JTAG IP コアのインスタンス化
1.6. シミュレーション・サポート
1.7. デザインのコンパイル
1.8. SLD_NODE 検出と列挙
1.9. 仮想IR 命令レジスターのキャプチャ-
1.10. AHDL 関数プロトタイプ
1.11. VHDL コンポーネント宣言
1.12. VHDL LIBRARY-USE 宣言
1.13. TAP コントローラー・ステートマシン・デザイン例
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例
1.16. 改訂履歴
インテルのみ表示可能 — GUID: bhc1411109345264
Ixiasoft
1.3.1. 入力ポート
ポート名 | 必須 | 概要 | 備考 |
---|---|---|---|
tdo | はい | デバイスのTDO ピンにライトします。 | |
ir_out[ ] | いいえ | 仮想JTAG 命令レジスター出力。 この値は、virtual_state_cir がHigh の度にキャプチャーされます。 | 入力ポート[SLD_IR_WIDTH-1..0] ワイド。 このバスの幅は、SLD_IR_WIDTH パラメーターで指定します。 |