DFSPI – SPI FLASH Controller with Execute in place – XIP (SINGLE, DUAL and QUAD SPI Bus Controller with DDR / DTR support and optional AES Encryption)
このオファーについて
DFSPI bridge to APB, AHB, AXI bus, it is a fully configurable SINGLE, DUAL, QUAD, and OCTAL SPI master/slave device, which allows the user to configure polarity and phase of serial clock signal SCK. As an option, the DFSPI controller has built-in support for HyperBusTM specification and xSPI (Expanded Serial Peripheral Interface – JESD251A) specification. The SPI Controller allows easy communication with the most available SPI FLASH memories.A serial clock line (SCK) synchronizes the shifting and sampling of the information on the serial data lines. It is a technology-independent design that can be implemented in a variety of process technologies. The DFSPI system is flexible enough to interface directly with numerous standard product peripherals from several manufacturers. Clock control logic allows a selection of clock polarity and a choice of two fundamentally different clocking protocols to accommodate the most available synchronous serial peripheral devices.The DFSPI can automatically drive selected by SSCR (Slave Select Control Register) slave select outputs (SS3O – SS0O), and address SPI slave device to exchange serially shifted data. It supports two DMA modes: single transfer and multi-transfer. These modes allow DFSPI to interface to higher-performance DMA units, which can interleave their transfers between CPU cycles or execute multiple byte transfers. DFSPI is fully customizable, which means it is delivered in the exact configuration that meets users’ requirements.
技術仕様
- カテゴリー:
- ソフトウェアと IP コア: FPGA 知的財産コア: プロセッサーと周辺機器: 周辺機器
- エンドカスタマーのタイプ:
-
エンタープライズ
コンシューマー
中小規模のビジネス
インテルのテクノロジーを含む
Arria® V FPGA & SoC FPGA
インテル® Cyclone® 10 FPGA
インテル® Arria® FPGA
インテル® Arria® 10 FPGA & SoC FPGA
MAX® CPLD
Cyclone® V FPGA & SoC FPGA
MAX® II CPLD
インテル® Stratix® 10 FPGA & SoC FPGA
Stratix® V FPGA
インテル® MAX® 10 FPGA
MAX® V CPLD
DIGITAL CORE DESIGN
技術的な問題の発生により、フォームを送信することができませんでした。しばらくしてから再度実行してください。ご不便をおかけすることをお詫び申し上げます。
DIGITAL CORE DESIGN
reCAPTCHA により、現在のやり取りがボットと同様のものであると特定されました。ページを再読み込みするか、しばらくしてから再実行してください。
Digital Core Design is a leading Intellectual Property (IP) Core provider and System-on-Chip (SoC) design house. The company was founded in 1999 and thanks to in-depth specialization and innovat...
Dfspi – Spi Flash Controller With Execute In Place – Xip (single, Dual And Quad Spi Bus Controller With Ddr / Dtr Support And Optional Aes Encryption)
次に情報リクエストが送信されました。 DIGITAL CORE DESIGN