DPSMBUS - SMBUS & PMBUS Master/Slave controller
このオファーについて
DPSMBUS is a fully-featured module based on the I2C protocol, which supports SMBus and PMBus functionalities. It can operate as a DPSMBUSM – Master and DPSMBUSS – Slave. Due to SMBus and PMBus documentation, the module meets requirements, both for SMBSDA and SMBSCK , for acceptable timing intervals. DSPMBUS module supports arbitration and clock synchronization, which is necessary for multi-master systems. The IP Core, as it’s been suggested in the SMBus documentation, has implemented a reaction on a stuck SMBSCK signal in a low state Ttimeoutmin.
技術仕様
- カテゴリー:
- ソフトウェアと IP コア: FPGA 知的財産コア: プロセッサーと周辺機器: 周辺機器
- エンドカスタマーのタイプ:
-
エンタープライズ
リソース
インテルのテクノロジーを含む
インテル® Stratix® 10 FPGA & SoC FPGA
インテル® Arria® 10 FPGA & SoC FPGA
インテル® MAX® 10 FPGA
インテル® Cyclone® 10 FPGA
DIGITAL CORE DESIGN
技術的な問題の発生により、フォームを送信することができませんでした。しばらくしてから再度実行してください。ご不便をおかけすることをお詫び申し上げます。
DIGITAL CORE DESIGN
reCAPTCHA により、現在のやり取りがボットと同様のものであると特定されました。ページを再読み込みするか、しばらくしてから再実行してください。
Digital Core Design is a leading Intellectual Property (IP) Core provider and System-on-Chip (SoC) design house. The company was founded in 1999 and thanks to in-depth specialization and innovat...
Dpsmbus - Smbus & Pmbus Master/slave Controller
次に情報リクエストが送信されました。 DIGITAL CORE DESIGN