MIPI D-PHY IP

モバイル・インダストリー・プロセッサー・インターフェイス (MIPI) D-PHY は、Agilex™ 5 および Agilex™® 3 FPGAsでサポートされており、PHY プロトコル・インターフェイス (PPI) を介してデータを送受信し、カメラ・シリアル・インターフェイス (CSI) およびディスプレイ・シリアル・インターフェイス (DSI) アプリケーションに接続することができます。

MIPI D-PHY

  • MIPI D-PHY 機能は、高速 (HS) および低消費電力 (LP) モードをサポートし、外部コンポーネントを使用せずに、D-PHY 準拠コンポーネントとのダイレクト・インターフェイスを可能にします。

  • 1 レーン当たり最大 3.5Gbps* の低消費電力および高速シグナリングをサポート。

  • ビデオをシームレスに送受信できる AXI-Lite インターフェイスをサポート。

  • 1、2、4、8 レーンの単方向マルチレーン構成を実現。

MIPI CSI-2

  • システム全体のコストを増加させることなく、画像センサーのアグリゲーションにおけるレイテンシー削減と転送効率 (LRTE) を向上。
  • ミッション・クリティカルなアプリケーションで HD 画像のシームレスな圧縮を可能にする差動パルス符号変調 (DPCM) 圧縮。
  • Unified Serial Link (USL) を使用することで、IoT などのシステムにおける配線数を削減。
  • スクランブルが、より長いチャネルでパワースペクトル密度 (PSD) エミッションを削減。

MIPI DSI-2

  • 高解像度サポート: MIPI DSI-2 は、4K、5K UHD+、8K UHD 解像度などの高解像度ディスプレイをサポートします
  • VESA Display Compression-M (VDC-M) 準拠: VESA VDC-M 1.2 に準拠し、BP、TRANSFORM、MPP、MPP フォールバック、BP スキップなどのさまざまなエンコーディング・メカニズムをサポートします。
  • 柔軟なビデオ入力フォーマット: コンポーネント・ビデオごとに 8、10、または 12 ビットをサポートし、RGB では 4:4:4 サンプリング、YCbCr ビデオ入力フォーマットでは 4:4:4、4:2:2、4:2:0 サンプリングを行います
  • 高ピクセル・スループット: ハードスライス・エンコーダーごとにクロックあたり 2 ピクセルを処理可能で、パラメーター化可能な並列スライス・エンコーダー・インスタンスにより、異なるディスプレイ解像度に適応

*Agilex™ 5 FPGA E シリーズグループ A および D シリーズデバイスのみ。

  • 4K および 8K 画像およびビデオ・ストリーミング。
  • 自動車 – ADAS、車載インフォテインメント、電化およびネットワーキング。
  • UAV およびロボット・プラットフォームのセンサー・イメージングおよび接続。
  • バーチャル・リアリティー・ヘッドセット、カメラ対応ロボット、ドローン。

IP

 Quartus® Prime 開発ソフトウェアの購入に含まれる 注文コード

MIPI D-PHY IP

MIPI CSI-2 IP

MIPI DSI-2 IP

 ○ コードは必要ありません
すべてを表示 表示件数を減らす

その他のリソース

IP のご紹介

ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。

テクニカルサポート

この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。

IP の評価と購入

Altera® FPGA Intellectual Property コアの評価モードと購入情報。

IP ベース・スイート

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。

デザイン例

Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。

セールスへのお問い合わせ

Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。

製品の比較