F タイル PCIe ハード IP

インテル® F タイル・ハード IP は、エンドポイント (EP)、ルートポート (RP)、トランザクション・レイヤー (TL) バイパスの各モードで、最大 4.0 x16 の PCIe* 構成をサポートします。F タイルは、Agilex™ 7 デバイスのコンパニオン・タイルとして機能します。

F タイルは P タイルの後継で、PCIe 3.0 および 4.0 構成をネイティブにサポートしています。

PCIe 向けインテル® FPGA F タイル Avalon ストリーミング IP ユーザーガイドを読む ›

PCIe 向けインテル® FPGA F タイル Avalon ストリーミング IP デザイン例ユーザーガイドを読む ›

F タイル PCIe ハード IP

インテル® FPGA IP グラフィック

標準および仕様コンプライアンス

  • PCIe Base Specification Revision 4.0
  • Single Root I/O Virtualization and Sharing Specification, Rev 1.1
  • Address Translation Services, Revision 1.1
  • PHY Interface for PCIe Architectures, Version 4.0
  • Virtual I/O Device (VIRTIO) Version 1.0

機能

  • トランザクション層、データリンク層を含む完全なプロトコルスタックとハード IP として実装された物理層を含む
  • PIPE モードをサポート
  • PCIe* 4.0/3.0 構成をネイティブにサポート、リンク・ダウントレーニングで 2.0/1.0 構成に対応
  • ルートポートおよびエンドポイント・モードをサポート
  • TL バイパスモードをサポートしており、アップポートまたはダウンポート機能をファブリックベースの PCIe スイッチ IP で作業可能
  • 低帯域の x4、x8 構成の各種マルチリンク EP、RP モードが利用可能
  • 最大 512 バイトのペイロードサイズ (MPS)
  • 最大 4,096 バイト (4KB) の最大読み取り要求サイズ (MRRS)
  • 単一の仮想チャネル (VC) サポート
  • コンプリーション・タイムアウト・インターフェイスを介してコンプリーション・タイムアウトの範囲をサポート
  • Atomic 運用 (FetchAdd / Swap / CAS) に対応。
  • 共通リファレンス・クロック (refclk)、独立リファレンス・クロック (refclk) をスペクトラム拡散の有無両方 (SRIS、SRNS) で対応など、さまざまなクロッキング・モードをサポート
  • 高度なエラーレポート
  • 精密時間管理 (PTM)
  • ECRC の生成およびチェック
  • D0 および D3 PCIe 電源状態をサポート
  • レシーバーにおける Lane Margining
  • リタイマーの存在の検知
  • FPGA 構成とユーザーモードへの移行が完了する前に PCIe ハード IP がホストと通信できるようにする自律型ハード IP モードをサポート。
  • PCIe リンクによる FPGA コア構成 (CVP Init および CVP Update) と PCIe リンクによるパーシャル・リコンフィグレーション (PR)

多機能およびバーチャライゼーション機能

  • SR-IOV サポート (各エンドポイントで 8 PF、2K VF)
  • Configuration Intercept Interface による VirtIO サポート
  • スケーラブル I/O および共有仮想メモリー (SVM) サポート
  • Acess Control Service (ACS)
  • Alternative Routing-ID Interpretation (ARI)
  • Function Level Reset (FLR)
  • TLP Processing Hint (TPH) のサポート
  • Address Translation Services (ATS)
  • Process Address Space ID (PasID)

ユーザー・インターフェイス機能

  • Avalon ストリーミング・インターフェイス (Avalon-ST)
  • ヘッダー、データおよびプリフィクスが別個のユーザー・パケット・インターフェイス
  • いかなるサイクルにおいても最大 2 TLP の処理が可能なデュアル・セグメント・ユーザー・パケット・インターフェイス (x16 コアのみ)
  • 拡張タグをサポート
  • 10 ビットのタグをサポートします (すべての機能を組み合わせて、最大 768 の未処理タグ (x16) / 512 の未処理タグ (x4/x8) を随時サポート)。

補完 IP

IP デバッグ機能

  • デバッグ・ツールキットの機能:
  • プロトコルおよびリンク・ステータス情報
  • PMA レジスターアクセスと Eye View 機能を含む、基本的および高度なデバッグ機能

ドライバーサポート

  • Ubuntu デバイスドライバー

IP ステータス

注文ステータス

注文コードは必要ありません
すべてを表示 表示件数を減らす

その他のリソース

IP のご紹介

ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。

テクニカルサポート

この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。

IP の評価と購入

Altera® FPGA Intellectual Property コアの評価モードと購入情報。

IP ベース・スイート

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。

デザイン例

Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。

セールスへのお問い合わせ

Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。

製品の比較