ビデオ & ビジョン・プロセシング・スイート
インテル® FPGA ビデオ & ビジョン・プロセシング・スイートは、次世代インテル® FPGA Intellectual Property (IP) ファンクションの集合体であり、カスタムビデオおよび画像処理デザインの開発を容易にするために使用できます。これらのインテル® FPGA IP ファンクションは、スタジオ放送、ビデオ会議、AV ネットワーキング、医療用画像処理、工業検査およびロボティクス、スマートシティー / リテール、家電など、さまざまな画像処理やディスプレイ・アプリケーションでの使用に最適です。
ビデオ & ビジョン・プロセシング・スイート
ビデオ & ビジョン・プロセシング・スイート (VVP) は、クロックドビデオやゲンロックスイート、色空間変換、ミキサーなどの単純なビルディング・ブロック機能から、プログラマブル・スケーリング、任意の非線形歪みの補正、3D ルックアップ・テーブル、アダプティブ・トーン・マッピングなどを実装できる高度な処理機能まで、さまざまなコアを備えています。
特長および利点:
- 45+ 個の新しい IP コア
- AXI4 ストリーム + 下位互換性
- Mix and match video and image processing IPs with your own proprietary IP
- 安定したパフォーマンス: Fmax > 600MHz
- 8K60 以上に最適化
- HDR、ゲンロック、ISP
- プレミアムコア: Warp、3D LUT、TMO
- 8-16 bps、1-8 PIP
- RGB および YCbCr 444、422、および 420 色空間
- シンボルあたり8〜16ビットのデータ精度
- 高さと幅の両方で 1 から 16384 ピクセルのビデオフィールド
| IP | インテル® Quartus® Prime 開発ソフトウェアの購入に含まれるもの | 注文コード | メイン | 更新 |
|---|---|---|---|---|
| VVP IP スイート | ☓ | IPS-VIDEO | Mouser Electronics |
ない |
| インテル® FPGA TMO IP | ☓ | IP-OM-TMO | ない | |
| インテル® FPGA ワープ IP | ☓ | IP-OM-WARP | ない | |
| インテル® FPGA 3D LUT IP | ☓ | IP- OM-93D-LUT | ない | |
TMO、Warp、3D LUT を有効化にするには、インテル® Quartus® Prime 開発ソフトウェアで適切に使用するために、個別の IP ライセンスを購入 / 有効化する必要があります。料金の詳細については、お近くのインテル販売担当者にお問い合わせください。 インテル® FPGA IP 評価モードでは、ライセンス購入を決定する前に、すべてのビデオ & ビジョン・プロセシング・スイートのコアを評価することができます。 |
||||
インテル® FPGA ビデオ & ビジョン・プロセシング・スイート IP の機能
インテル® FPGA IP の機能 |
詳細 |
|---|---|
クロックド・ビデオ・インターフェイス IP は、クロックド・ビデオ・フォーマット （BT656、BT1120、DVIなど）を、AXI4-ストリーミング・ビデオに、またその逆に変換します。 |
|
インテル® FPGA -ストリーミング・フルラスター・プロトコルのピクセル・データおよびビデオ・タイミング情報を、クロックド・ビデオ・フォーマットにリマップします。 |
|
クロックド・ビデオ・フォーマットからインテル® FPGA ストリーミング・フルラスター・プロトコルに、ピクセルデータとビデオのタイミング情報をリマップします。 |
|
インテル® FPGA ストリーミング・フルラスターとインテル® FPGA ストリーミング・ビデオ・ライト・プロトコルのシームレスな変換を提供します。 |
|
(複数のフォーマットにおいて) 単一の入力ビデオバスを複数の宛先にブロードキャストします。 |
|
ソフトウェア制御により、FPGA デサインの周辺にディスクリート・シグナルをルーティングします。1 つのビット信号に対する M 入力から N 出力へのデータ・クロスポイントです。 |
|
マルチチャネル・ゲンロック・ストロボ・エクストラクターおよびルーター。この IP は、ゲンロック・タイミング・シグナルを内外の FPGA マルチレート・ビデオ・クロック・ジェネレーターに渡し、ビデオ接続 IP から得られるビデオ・タイミング・メーカーに基づいて、ビデオ入出力クロックのゲンロックやフレーム同期を容易にすることができます。 |
|
フルラスターまたはクロックド・ビデオ規格に従って、リアルタイムのビデオ・タイミング・シグナルを生成します。 |
|
テストパターンを含むビデオストリームを生成します。 |
|
ビデオストリームからアクティブな領域をクロッピングし、残りの部分を廃棄します。 |
|
ビデオの色空間やダイナミック・レンジの変換、クロマキー、美術的なエフェクトの作成などに効率的なソリューションを提供します。 |
|
リアルタイムのビデオ・ストリームに幾何学的な補正や任意の非線形歪みを適用します。 |
|
露出が不十分な画像やビデオを修正して、見えない詳細な箇所を表示します。 |
|
入力ビデオストリームの大きさを変更して、高さや幅が異なる出力を生成します。 |
|
画像データのストリームに 3 x 3 、 5 x 5 、または 7 x 7 の有限インパルス応答 (FIR) フィルターを使用し、画像をソフトまたはシャープにします 。 |
|
ビデオストリームをリアルタイムで切り替えることができます。 |
|
複数の入力から、ビデオフィールドをお互いに重ねることができます。アルファ・ブレンディング (透明性) の有無を選択できます。ミキサーは、テキスト・オーバーレイやピクチャーインピクチャーのミキシングのために使用されます。 |
|
4:2:2 から 4:4:4、4:2:2 から 4:2:0 など、YCbCr 色空間で利用できるさまざまなクロマ・サンプリング・フォーマット間を変換します。 |
|
RGB から YCbCr など、色空間の間のビデオデータを変換します。 |
|
ビデオ・フレームを外部 RAM にバッファーします。この IP は、フレームのドロップと繰り返しのさまざまなオプションで、ダブルまたはトリプル・バッファリングをサポートします。 |
|
Avalon ストリーミング・ビデオ、インテル® FPGA ビデオ・ライト各種、そしてインテル® FPGA ストリーミング・ビデオの全種類という 3 つのインターフェイス・プロトコル間で変換を行います。 |
|
複数のピクセルを 1 回のクロックサイクル (ビート) で送信できるようにします。入力ピクセルで並列になっているピクセルの 1 つの値から、出力ピクセルで並列になっている多いまたは少ない数のピクセルに変換します。 |
|
入力ビデオストリームの色空間を、高いまたは低いガードバンドの値と比較します。ガードバンドから外れたピクセル値を、それぞれのガードバンドの値で置き換えます。 |
|
インテル® FPGA ストリーミング・ビデオ・プロトコルに準拠した入出力インターフェイスで、FIFO バッファー・ストレージ・ソリューションを提供します。 |
|
インターレース解除アルゴリズムを使用して、インターレース・ビデオ形式をプログレッシブ・ビデオ形式に変換します。現在のところ、「bob」アルゴリズムのみに対応しています (将来的には「weave」、低角度エッジ検出、3:2 ケイデンス検出、およびモーション・アダプティブが追加される予定です)。 |
|
入力データ・ストリームにある不完全なシーケンスやエラーケースを削除、修復し、暗黙の完全な使用モデルに準拠する出力ストリームを生成します。 |
|
色空間シーケンサー |
インテル® FPGA ビデオ・ストリーミング・プロトコル全体で色空間サンプルが送信される方法を変更します。この機能は、ビデオストリームの分割 / 結合に使用でき、カラー・プレーン・サンプルの配線を制御します。 |
ガンマ補正 |
ビデオストリームをディスプレイ・デバイスの物理的特性に合わせて修正できるようにします。 |
入力プログレッシブ・フレームの半分のラインをドロップすることにより、プログレッシブ・ビデオをインターレース・ビデオに変換します。 |
|
| クロマキー | ビデオデータの入力ピクセル毎ににアルファプレーンを付加します。付加されるアルファ値は、ピクセル値により定数値あるいは条件付き数値のいずれかです。この IP をミキサー IP と組み合わせることで、クロマキー・アプリケーションが実現します。 |
| ストリーム・クリーナー | ビデオの破損したストリームを修復します。 |
その他のリソース
IP のご紹介
ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。
テクニカルサポート
この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。
IP の評価と購入
Altera® FPGA Intellectual Property コアの評価モードと購入情報。
IP ベース・スイート
インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。
デザイン例
Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。
セールスへのお問い合わせ
Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。