記事 ID: 000074091 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

Quartus® II で生成されたシミュレーション・ネットリストから差動ペアを、プラスピンとマイナスピンの両方を必要とする別のコンポーネントに接続するにはどうすればよいですか?

環境

  • シミュレーション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II で生成された Verilog 出力ファイル(.vo)と VHDL 出力ファイル(.vho)ネットリストには、差動ペア (LVDS や LVPECL など) の正のピンのみが含まれています。

    Quartus® II で生成されたシミュレーション・ネットリストをポストピンとネガピンの両方を必要とする別のコンポーネントに接続するには、差動ペアの正の出力ピンを反転する新しい出力ピンを含む、ネットリストの周辺に Verilog HDL または VHDL ラッパーファイルを作成します。

    関連製品

    本記事の適用対象: 1 製品

    すべて表示

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。