詳細
コンポーネントが Qsys から接続されたスレーブの幅に関する正しい情報を受信していない場合、DMA コントローラーのマスターポートのデータ幅は予想よりも狭くなることがあります。
DMA コントローラー・マスター・ポート (read_masterおよびwrite_master) は、マスターに接続されている最も広いスレーブに合わせて動的にサイズ変更されます。 マスターポートがエクスポートされるブリッジに接続されている場合、データ幅に関する情報は DMA コントローラーに正しく伝達されません。
解決方法
データ幅が DMA コントローラー・コンポーネントに正しく反映されていない場合、Qsys のデータ幅を正しく設定してもコードの機能には影響を与えないコンポーネントを作成することで、データ幅が不安定になる可能性があります。
DMA マスター・ポートのデータ幅を 128 ビットに設定し、アドレス幅を 20 ビットに設定できるブリッジの例は、次のリンクを使用してダウンロードできます。
この例をベースとして使用すると、データの幅とアドレス幅を選択した値に設定する別のコンポーネントを作成できます。
この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。