PCI Express 向け R タイル・Avalon®・ストリーミング・インテル® FPGA IPのデザイン例の問題により、PCI Express リファレンス・クロック入力ピンのデフォルトの I/O 規格は CML です。
PCI Express ベース仕様および インテル Agilex® デバイスファミリーのピン接続ガイドラインに従って、リファレンス・クロック入力ピンは HCSL I/O 規格に設定する必要があります。
この問題は、インテル® Quartus® Prime Pro Edition ソフトウェア 21.3 で修正されています。