記事 ID: 000076130 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Riviera-PRO を使用したArria 10 EMIF IP の VHDL シミュレーションが、状況によっては進展しない場合がある

クリティカルな問題

詳細

この問題は、Arria 10 デバイスでサポートされているすべての外部メモリープロトコルに影響を与えます。 デザインで EMIF バスが機能Altera VHDL シミュレーション・モデルを使用している場合 モデル、2015.06 より前のバージョンの Riviera-PRO を使用したシミュレーションでは、 進行 状況。

解決方法

この問題の回避策は次のとおりです。

  • VHDL ではなく Verilog を使用したシミュレート。この問題は次の問題でのみ発生します。 VHDL。
  • Riviera-PRO 以外のシミュレーターを使用してください。この問題は、次の場合にのみ発生します。 Riviera-PRO に付属。

この問題は今後のバージョンで修正される予定です。

関連製品

本記事の適用対象: 1 製品

すべて表示

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。