インテル® Quartus® Prime Pro バージョン 19.4 の JESD204C インテル® FPGA IPは、トランシーバー (PHY) のシンクロナイザーを共有します。
ベースモードの JESD204C インテル® FPGA IPにはトランシーバー (PHY) が含まれていないため、このモードではファイルがないため IP 生成エラーが発生します。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 20.1 以降で修正されています。