記事 ID: 000078039 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/03/20

Quartus® II ソフトウェア・バージョン 14.1 を使用している場合、インテル® MAX® 10 デバイスでソフト LVDS RX インテル® FPGA IPと外部 PLL オプションが正しく機能しないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 14.1 の既知の問題により、外部 PLL モードのソフト LVDS RX インテル® FPGA IPは、インテル® MAX® 10 デバイスで正しく機能しない場合があります。

    これは、 rx_syncclock ポートと rx_readclock ポートがインテル MAX 10 FPGAソフト LVDS インテル FPGA IPに存在しないため、 rx_out パラレルデータにスタックデータが表示されるためです。

    解決方法

    この問題を回避するには、ソフト LVDS RX インテル FPGA IPを内部 PLL モードに変更します。

    この問題は、インテル Quartus ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    すべて表示

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。