バンク 3B またはバンク 8B からのシングルエンド REFCLK/ DIFFCLK 正のピンを、FPGA コアに配線できません。これは、クロックピンと FPGA コア間に配線パスが存在しないためです。上記のピン割り当てがデザインに追加されると、Quartus® II ソフトウェアからフィッターエラーが発生します。
シングルエンド REFCLK / DIFFCLK 正のピンは、非トランシーバー・アプリケーションにこれらの PLL を使用する場合、MPLL5、MPLL6、MPLL7、および MPLL8 にのみルーティングできます。