記事 ID: 000079213 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2013/10/10

ALTDQ_DQS2ハードリードFIFOの信号を接続するにはどうすればよいですか?

環境

  • インテル® Quartus® II ソフトウェア
  • ALTDQ_DQS
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    ALTDQ_DQS2ハードリードFIFOの信号を接続するにはどうすればよいですか?

    解決方法

    ALTDQ_DQS2 ハードリード FIFO には、以下に説明するように、次のポートがあります。

    lfifo_rden: Read FIFO へのデータ入力 Read Enable。このシグナルは、ユーザーロジックによって生成される完全な読み取りイネーブルトークンであり、目的の読み取りバーストの長さの間アサートされます。

    rfifo_reset_n: 読み出し FIFO へのアクティブ Low リセット。

    vfifo_qvld: この信号は、キャプチャー・ストロボが双方向でないすべてのケースで、読み取り FIFO の書き込みイネーブルとして使用されます。

    関連製品

    本記事の適用対象: 11 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。