インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 19.1.1 以前の問題により、PTP が有効になっているマルチチャネル 10/25G バリアントと、イーサネット・インテル® Stratix® 10 FPGA IP の E タイル・ハード IP のマルチチャネル・バリアントの「EHIP1/3」の「PTP チャネル配置制限」がフィッターで失敗します。
フィッターエラーは次のフォームになります。
エラー (15744): In atom 'av_top|alt_ehipc3_0|alt_ehipc3_hard_inst|EHIP_CORE.c3_ehip_core_inst'
設定は、次の条件のうち 1 つ以上に一致する必要があります。
(トポロジー!= ELANE_1CH_PTP)OR (トポロジー!= ELANE_1CH_PTP)
しかし、以下の割り当ては上記の条件に違反しています。
トポロジー = ELANE_1CH_PTP
in atom 'av_top|alt_ehipc3_0|alt_ehipc3_hard_inst|SL_NPHY.altera_xcvr_native_inst|alt_ehipc3_nphy_elane|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct3_hssi_ehip_lane」
エラー (15744): 設定は次の条件の 1 つ以上に一致する必要があります。
(トポロジー!= ELANE_1CH_PTP)OR (トポロジー!= ELANE_1CH_PTP)
しかし、以下の割り当ては上記の条件に違反しています。
トポロジー = ELANE_1CH_PTP
この問題を回避するには、GUI の「EHIP0/2」オプションの「PTP チャネル配置制限」を選択し、デバイスのピンアウトを適宜変更します。