記事 ID: 000082228 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/06/20

Arria® 10 および Cyclone® 10 GX PCIe* ハード IP が、メモリー書き込み完了 TLP がメモリー読み取り TLP を通過できないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    メモリー読み取り TLP を格納するためのバイパス・バッファーを持たない Arria® 10 および Cyclone® 10 GX PCIe* ハード IP には設計上の制限があります。メモリ読み取り TLP を送信するクレジットがない場合、これらの TLP はキューにとどまり、メモリ書き込み完了 TLP がヘッドオブライン ブロックされます。Arria® 10 および Cyclone® 10 GX PCIe* ハード IP では、メモリー書き込み完了 TLP がメモリー読み取り TLP を通過できません。ハード IP には、メモリー読み取り TLP を脇に置いて、これらのメモリー読み取り TLP に先んじてメモリー書き込み完了 TLP に取って代わるバイパス・バッファーがないためです。

    解決方法

    この問題の回避策はありません。ユーザーアプリケーションとソフトウェアは制限を認識し、このシナリオに注意する必要があります。

    この問題は、IP ソフトウェアのリリースの将来のバージョンでは修正されません。

    関連製品

    本記事の適用対象: 2 製品

    すべて表示

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。