RTL シミュレーション結果は、PLL 設定に応じて ALTPLL メガファンクション生成ファイルの位相シフトが正しくない場合があります。 これは、Cyclone® III およびCyclone IV デバイスの VHDL および Verilog 向けに生成された ALTPLL のメガファンクションに影響します。
この問題は、ALTPLL メガファンクションのクロックも使用するため、ALTLVDS メガファンクションを使用する際の RTL シミュレーションにも影響します。
シミュレーションから正しい位相シフト結果を得るために、フィット後シミュレーションモデル (.vho ファイル) を使用できます。