記事 ID: 000082526 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

不正な形式の完了パケットを受信すると、インテル® Arria® 10 PCIe* ハード IP ルートポートが AER レジスターを更新しないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Arria® 10 PCIe* ハード IP がルートポートとして設定されている場合、エンドポイントにメモリー読み取り要求を送信し、エンドポイントが不正な形式の完了パケットを返すと、ルートポートは AER レジスターを更新せず、サイレント・ドロップすることがあります。

     

    この問題はシリコンバグとして確認されています。

    解決方法

    この問題を回避するには、ユーザー・アプリケーションはこの制限に注意し、完了パケットを待っている間に送信されるノンポステッド TLP 用のタイマーを実装する必要があります。次に、ユーザーロジックは、エンドポイントで送信される完了パケットの長さフィールド値が実際のパケット長と一致することを確認する必要があります。

    この問題は、インテル® Quartus® Prime ソフトウェアの今後のリリースでは修正される予定はありません。

    関連製品

    本記事の適用対象: 1 製品

    すべて表示

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。