記事 ID: 000082670 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/06/13

Arria® 10 PCIE* IP コアを使用する場合、Gen3 x1/x2 から Gen1 または Gen2 への速度変更中に修正可能なエラーがアサートされた場合、リンクの信頼性が低下しますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    リカバリー中に Arria® 10 PCIE* IP コアが Gen3 x1/x2 から Gen1 または Gen2 に速度を変更する際に、修正可能なエラー・アサーションが発生することがあります。速度変更時の相関エラーは、リンクの品質が低いことを示すものではないため、無視してかまいません。

    解決方法

    この問題の回避策や修正は必要ありません。システムソフトウェアによってエラーがクリアされると、デアサートされたままになります。

    関連製品

    本記事の適用対象: 1 製品

    すべて表示

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。