クリティカルな問題
DisplayPort TX コアを有効にする構成に設定する場合、 TX リンククロックより少なくとも 3 倍速く動作するピクセルクロックは、 モニターに画像が表示されない場合があります。この問題は、定期的な問題が原因です。 ピクセルクロックからリンククロックまでビデオデータをクロスする DCFIFO のオーバーフロー ドメイン。たとえば、この問題は TX コアを 1 ピクセルに設定した場合に発生します。 クロック当たり 4 シンボル、RBR (1.62 Gbps) で 4 シンボル /クロック、4 レーンで送信 1080p60 (24 bpp)。この特定の場合、DCFIFO がオーバーフローします。 画像出力が表示されません。
この問題を回避するには、クロック当たりのピクセル数、クロックごとのシンボル、リンクを変更します。 TX リンクに対するピクセルクロックの比率を下げる、レートおよびレーンカウント設定 時計。例えば、1080p60 を 24 bpp で送信するには、クロック当たり 1 ピクセル、4 クロックごとのシンボル、2 レーンの HBR により、ピクセルクロックが 148.5MHz および TX リンクになるように クロックは 67.5MHz です。
この問題は、DisplayPort IP コアのバージョン 15.0 で修正されています。