記事 ID: 000083606 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

DisplayPort ピクセルクロックが TX リンククロックの 3 倍以上高速の場合、画像出力なし

クリティカルな問題

詳細

DisplayPort TX コアを有効にする構成に設定する場合、 TX リンククロックより少なくとも 3 倍速く動作するピクセルクロックは、 モニターに画像が表示されない場合があります。この問題は、定期的な問題が原因です。 ピクセルクロックからリンククロックまでビデオデータをクロスする DCFIFO のオーバーフロー ドメイン。たとえば、この問題は TX コアを 1 ピクセルに設定した場合に発生します。 クロック当たり 4 シンボル、RBR (1.62 Gbps) で 4 シンボル /クロック、4 レーンで送信 1080p60 (24 bpp)。この特定の場合、DCFIFO がオーバーフローします。 画像出力が表示されません。

解決方法

この問題を回避するには、クロック当たりのピクセル数、クロックごとのシンボル、リンクを変更します。 TX リンクに対するピクセルクロックの比率を下げる、レートおよびレーンカウント設定 時計。例えば、1080p60 を 24 bpp で送信するには、クロック当たり 1 ピクセル、4 クロックごとのシンボル、2 レーンの HBR により、ピクセルクロックが 148.5MHz および TX リンクになるように クロックは 67.5MHz です。

この問題は、DisplayPort IP コアのバージョン 15.0 で修正されています。

関連製品

本記事の適用対象: 1 製品

すべて表示

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。