詳細
ATX PLL キャリブレーションが、Arria® V GZ および Stratix® V GX/GT デバイス上の Avalon Memory Mapped インターフェイスを介して開始された場合、tx_cal_busy 信号はアサートされません。
tx_cal_busy 信号がアサートされるのは、初回のランタイム・キャリブレーション時、またはリコンフィグレーション・コントローラーをリセットした時のみです。
ATX PLL キャリブレーション・プロセスが完了したかどうかを確認するには、ATX PLL コントロールおよびステータスレジスターを読み取ることができます。ビジー状態は、アドレスオフセット7'h32の制御およびステータスレジスタのビット8です。
解決方法
この問題は、V シリーズ・トランシーバー PHY IP コア・ユーザー・ガイド バージョン 14.1 で修正されています。