記事 ID: 000085328 コンテンツタイプ: エラーメッセージ 最終改訂日: 2012/09/11

内部エラー: サブシステム: FTITAN、ファイル: /quartus/fitter/ftitan/ftitan_expert.cpp、ライン: 4418 最終ポストフィット・ネットリスト・チェックに失敗しました

詳細

Quartus® II ソフトウェア・バージョン 10.0 SP1 以前でデザインをコンパイルすると、この内部エラーが発生する場合があります。次のメッセージも表示される場合があります。
Error: The lvds clock and the DPA clock frequency of SERDES receiver atom "rx_0" must be the same.

これらのエラーは、DPA クロックが正しく設定されていない LVDS レシーバーの結果です。

LVDS レシーバーの DPA 機能を正しく使用するには、LVDS レシーバーに関連付けられている ALTPLL メガファンクションで ALTPLL MegaWizard™ プラグインの出力クロック ページでDPA クロック (左右 PLL タイプのみ)オプションでこれらのクロック設定を使用 を有効にする必要があります。このオプションは無効で、Quartus® II ソフトウェア・バージョン 10.0 SP1 以前を実行していて、Arria® II GX デバイスをターゲットにしている場合は選択できません。

Quartus® II ソフトウェア・バージョン 10.0 SP1 でこの問題を解決するためのパッチが利用可能です。以下の該当するリンクから Patch 1.119 をダウンロードしてインストールします。このパッチは ALTPLL MegaWizard の DPA クロック設定のオプションを有効にします。

この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

すべて表示

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。