記事 ID: 000085881 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/09/26

暗号化された Verilog HDL ソースコードを合成できないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 17.1 以前の問題により、暗号化された Verilog HDL ファイルを合成する際にエラーメッセージが表示されることがあります。この問題は、ファイルが GUI に追加されるときに発生します。

    解決方法

    この問題を回避するには、以下のように手動で .qsf (Quartus 設定ファイル) に暗号化されたファイルを追加します。

    set_global_assignment -name VERILOG_FILE <ファイル名>.vp

    関連製品

    本記事の適用対象: 1 製品

    すべて表示

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。