Quartus® Prime ソフトウェアおよびインテル® FPGA SDK for OpenCL™ ライセンスには、イーサネット・ポートの名前を eth0 にする必要があります。RedHat / CentOS 7.x には、enpXXXXX (enp20s63) などのイーサネット・ポート名があります。コンパイル中に次のエラーが表示される場合があります。
詳細については、「www.flexerasoftware.com」にある FlexNet ライセンスのドキュメントを参照してください。
インテル® FPGA SDK for OpenCL™ の有効なライセンスを取得できませんでした。
エラー: Verilog ジェネレーターにエラーが発生しました。
この問題を回避するには、以下の手順に従ってシステムを再起動します。(いくつかのコマンドを実行するには、ホスト上で sスルオン・アクセスが必要となりますのでご注意ください)
• vi /etc/default/grub
(変数に「net.ifnames=0」を追加GRUB_CMDLINE_LINUX)
• s cedar grub2-mkconfig -o /boot/grub2/grub.cfg
• s cedar vi /etc/uuz/rules.d/70-persistent-net.rules
SUBSYSTEM=="net"、ACTION=="add"、DRIVERS=="?*"、 NUMA{address}=""08:00:27:a9:7a:e1"、 NUMA{type}==「1」、KERNEL==「eth*」、NAME=「eth0」
あるいは、以下の手順に従ってスモーティブ・イーサネット・ポートを作成することもできます。
- ススタン・モドプロベ・スタンプ
- sズルク IP Li 追加、スタンプ0 タイプ・スタンプ
- s cedar IP リンク・セット名 eth0 dev 0
- sスチュアン ifconfig eth0 hw ether up
例: s cedar ifconfig eth0 hw ether EC:8E:B5:8F:F0:DD up
この問題は、インテル® Quartus® Prime 開発ソフトウェアの今後のバージョンであり、SDK for OpenCL インテル FPGA修正される予定です。