記事 ID: 000086335 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/02/14

インテル® Quartus® Prime 開発ソフトウェア・バージョン 16.1 アップデート 1 がリリースされて以来、キャリブレーション済みの I/O 規格を備えた入力パス用のArria 10 デバイスのタイミング・モデルが変更されていますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • I O
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。Quartus® Prime 開発ソフトウェア・バージョン 16.1 Update 1 がリリースされて以来、I/O 入力パスのタイミングモデルはArria® 10 デバイス用に更新されています。これは、I/O 規格が較正され、40、50 または 60 の入り込み終端がある入力ピンを使用するデザインに影響します。3V I/O はキャリブレートされた終端に対応していないため、影響を受けません。

    解決方法

    デザインが影響を受ける I/O コンフィグレーションを使用している場合は、Quartus® Prime 開発ソフトウェア・バージョン 16.1 アップデート 2 以降で Timeスライザ・タイミング・アナライザーを再実行します。外部メモリー・インターフェイス (EMIF) IP では、IP の再生成が必要です。タイミング違反が発生した場合は、インテル® Quartus® Prime 開発ソフトウェア・バージョン 16.1 Update 2 以降でフィッターを実行して、デザインのタイミングを閉じます。

    関連製品

    本記事の適用対象: 1 製品

    すべて表示

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。