Quartus® Prime スタンダード・エディション・ソフトウェア・バージョン 18.1 以前の問題により、ALTPLL FPGA IP の VHDL ベースのシミュレーション・モデルをシミュレーションする際に、上記の致命的なエラーメッセージが表示されることがあります。
この問題を回避するには、シミュレーション・スクリプトを更新して、<ip name>/simulation/ ディレクトリーではなく、<ip name>/synthesis/ ディレクトリーの IP トップレベル・ラッパー・ファイルを使用します。