記事 ID: 000087038 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/10/28

PCI Express IP コアのStratix V ハード IP では、頻度の低いホスト・リプレイ・タイマー・タイムアウト

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    ホスト・リプレイ・タイマーのタイムアウトが頻繁に発生する可能性があります。 Stratix V PCI Express IP コアのハード IP は、受信パケットの送信を頻繁にスキップ ACK DLLP しません。この問題は、次の場合にのみ発生します。 PCI Express* IP コアのStratix V ハード IP が パケット間に大きなタイムラグを持つディスクリート・ストリームのパケット。 この問題は、次のストリームを連続して受信する場合には発生しません。 パケット。

    リプレイのため、この問題は機能には影響しません。 タイマーメカニズムにより、データの再送が保証されます。この問題は解決しません。 発生頻度が非常に低いため、スループットに影響を与えます。

    解決方法

    回避策はありません。

    関連製品

    本記事の適用対象: 2 製品

    すべて表示

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。